高性能控制器設(shè)計(jì)使用位片組件來(lái)提高速度和設(shè)計(jì)靈活性。常見(jiàn)的是每秒10-20百萬(wàn)條指令（MIPS）的速度，設(shè)計(jì)人員可以利用位片設(shè)計(jì)的靈活性在一條指令中執(zhí)行對(duì)速度有嚴(yán)格要求的運(yùn)算。

位片與RISC架構(gòu)

圖1中的典型位切片控制器設(shè)計(jì)示例。它由控制流部分和數(shù)據(jù)流部分組成。控制流程部分具有微指令計(jì)數(shù)器和控制存儲(chǔ)器。數(shù)據(jù)流部分。控制流部分具有一個(gè)寄存器和ALU元素（位片），以及一個(gè)數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)存儲(chǔ)器和I / O寄存器。注意，控制存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器是分開(kāi)的。使用單獨(dú)的數(shù)據(jù)指令存儲(chǔ)器稱(chēng)為哈佛架構(gòu)。分離的控制存儲(chǔ)器提供了與位片設(shè)計(jì)相關(guān)的某些速度，因?yàn)樗c數(shù)據(jù)存儲(chǔ)器一起工作。這允許從控制存儲(chǔ)器中提取下一條微指令，同時(shí)可以從數(shù)據(jù)存儲(chǔ)器中讀取當(dāng)前指令的數(shù)據(jù)。這與常規(guī)微處理器相反，常規(guī)微處理器交替地從同一存儲(chǔ)器中獲取指令和數(shù)據(jù)。將單個(gè)存儲(chǔ)器用于指令和數(shù)據(jù)的這種使用稱(chēng)為Non Neumann體系結(jié)構(gòu)。

比較圖1和圖2，位片控制器的框圖與典型的RISC CPU的框圖有明顯的相似之處。不同之處在于，控制器的控制存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器已被指令高速緩存所取代RISC CPU中的內(nèi)存和數(shù)據(jù)高速緩存。指令和數(shù)據(jù)高速緩存存儲(chǔ)器的工作方式與它們的微代碼副本相同，不同之處在于它們都在公共主存儲(chǔ)器中包含數(shù)據(jù)的副本。程序員看到的是一個(gè)內(nèi)存-主內(nèi)存-而硬件則好像有兩個(gè)獨(dú)立的內(nèi)存一樣工作。以這種方式，RISC計(jì)算機(jī)具有哈佛體系結(jié)構(gòu)的速度優(yōu)勢(shì)以及用于非諾伊曼體系結(jié)構(gòu)的程序和數(shù)據(jù)的單個(gè)存儲(chǔ)器。

位片控制器框圖

RISC體系結(jié)構(gòu)的指令和數(shù)據(jù)高速緩存等效于在一個(gè)存儲(chǔ)器上具有兩個(gè)端口。通過(guò)使用高速雙端口內(nèi)存代替高速緩存，我們可以將此概念應(yīng)用于位片控制器。雙端口SRAM允許指令和數(shù)據(jù)端口同時(shí)且獨(dú)立地處于活動(dòng)狀態(tài)，同時(shí)使雙方都可以訪問(wèn)一組通用的SRAM單元。由于兩個(gè)端口都在同一存儲(chǔ)器中工作，因此數(shù)據(jù)流部分可以以與常規(guī)微處理器相同的方式加載和移動(dòng)這兩個(gè)數(shù)據(jù)指令。結(jié)果，該設(shè)計(jì)用作常規(guī)的交互式軟件工具，例如解釋器和監(jiān)視器，以用于系統(tǒng)開(kāi)發(fā)和調(diào)試。

RISC CPU框圖

編輯：hfy