作者：布雷克驗(yàn)證系統(tǒng)（Breker Verification Systems）驗(yàn)證架構(gòu)師Leigh Brady

HSI是一項(xiàng)至關(guān)重要的功能，現(xiàn)在已引起Accellera PSWG的全力關(guān)注，而缺少HSI則為希望采用便攜式Stimulus工具而無(wú)需某種形式的此功能的公司帶來(lái)了額外的工作。

該博客系列沿襲了Accellera Portable Stimulus 1.0標(biāo)準(zhǔn)（PSS）的要求，但是在此特定博客中，我們將有所不同。我們將討論未納入該標(biāo)準(zhǔn)的第一版的功能，即硬件軟件接口（HSI）。這是一項(xiàng)至關(guān)重要的功能，現(xiàn)在已引起Accellera便攜式刺激工作組（PSWG）的全力關(guān)注。缺少它會(huì)為想要采用便攜式刺激工具而不需要某種形式的此功能的公司帶來(lái)額外的工作。

通過(guò)考慮測(cè)試的可移植性，最容易理解該問(wèn)題。所謂的，是指能夠?qū)y(cè)試意圖進(jìn)行單一描述，并且無(wú)需修改即可在各種執(zhí)行引擎上執(zhí)行該測(cè)試的能力。這些執(zhí)行引擎包括在事務(wù)級(jí)別或寄存器傳輸級(jí)別（RTL）上運(yùn)行的模擬器，模擬器，原型解決方案，虛擬平臺(tái)和真實(shí)芯片?，F(xiàn)在，考慮需要將數(shù)據(jù)獲取到某個(gè)寄存器或存儲(chǔ)器位置或檢索該寄存器或存儲(chǔ)器的內(nèi)容以確保測(cè)試正確運(yùn)行的測(cè)試。

在模擬器上執(zhí)行時(shí)，很容易使用后門(mén)訪問(wèn)機(jī)制，而不會(huì)干擾被測(cè)設(shè)計(jì)（DUT）的任何方面。使用通用驗(yàn)證方法（UVM）的人們將熟悉寄存器抽象層（RAL）和后門(mén)內(nèi)存訪問(wèn)的概念。當(dāng)您從晶圓廠取回第一個(gè)芯片或嘗試遷移測(cè)試以在仿真器上驅(qū)動(dòng)完整的SoC時(shí)，便可以重新運(yùn)行這些測(cè)試。使用UVM，通常需要完全重寫(xiě)測(cè)試工具。

這通常并不像聽(tīng)起來(lái)那樣容易?？紤]目標(biāo)為仿真器的情況。您可能必須運(yùn)行必要的總線周期才能訪問(wèn)內(nèi)存，并且必須在不干擾與該訪問(wèn)無(wú)關(guān)的任何電路的情況下進(jìn)行操作。對(duì)于用戶(hù)而言，其中某些可能并不明顯。便攜式刺激器的真正目的是解決這個(gè)問(wèn)題。但是，1.0版本未能解決該問(wèn)題，因此留給讀者練習(xí)。

雖然PSS基本上可以完成UVM能夠執(zhí)行的所有操作，但PSS具有其他操作模式。它可以生成在設(shè)計(jì)中包含的處理器上運(yùn)行的測(cè)試，從而從內(nèi)而外進(jìn)行驗(yàn)證。如果要在這些處理器上運(yùn)行測(cè)試，則要么需要某種形式的操作系統(tǒng)在處理器上運(yùn)行，這對(duì)于RTL測(cè)試會(huì)產(chǎn)生很大的影響，或者必須將其視為裸機(jī)處理器。驗(yàn)證團(tuán)隊(duì)要做的最后一件事是花費(fèi)大量時(shí)間編寫(xiě)必要的軟件來(lái)執(zhí)行此操作。恒指是這個(gè)問(wèn)題的干凈的解決方案。

HSI提供了基本的類(lèi)似于OS的功能，這些功能允許將測(cè)試寫(xiě)入標(biāo)準(zhǔn)的API，同時(shí)隱藏執(zhí)行這些測(cè)試的機(jī)制。無(wú)論您是通過(guò)UVM序列訪問(wèn)塊寄存器，還是寄存器包含在嵌入式處理器或最終芯片中，它都使UVM寄存器訪問(wèn)看起來(lái)一樣。對(duì)于嵌入式處理器，它可以將寄存器內(nèi)容傳輸?shù)娇蓮耐獠吭L問(wèn)的存儲(chǔ)器中的位置，也可以通過(guò)UART饋送該數(shù)據(jù)。對(duì)于真正的硅，可以通過(guò)掃描鏈訪問(wèn)或修改寄存器。對(duì)每個(gè)目標(biāo)執(zhí)行此功能的機(jī)制與測(cè)試編寫(xiě)者相同。在大多數(shù)情況下，這將作為提供的工具的一部分提供。

硬件軟件接口提供了類(lèi)似于操作系統(tǒng)的基本功能，這些功能允許將測(cè)試寫(xiě)入標(biāo)準(zhǔn)的API，同時(shí)隱藏執(zhí)行這些測(cè)試的機(jī)制。

當(dāng)然，該工具可以走得更遠(yuǎn)，就像功能完善的OS一樣，可以調(diào)度多個(gè)測(cè)試以及跨處理器線程的關(guān)鍵資源來(lái)真正銷(xiāo)毀SoC。

雖然我不宜與PSWG討論有關(guān)所提出解決方案的任何細(xì)節(jié)，但這種功能已經(jīng)存在于我們的舊版工具中很多年了，我們的客戶(hù)完全意識(shí)到此接口所提供的功能。其他一些工具供應(yīng)商也在其工具中運(yùn)行該接口的自己的版本，但希望Accellera的努力將帶來(lái)這些接口的統(tǒng)一。

如前所述，UVM的用戶(hù)將非常熟悉RAL的概念，這是使DUT和測(cè)試平臺(tái)能夠就寄存器中位的通用布局達(dá)成一致所必需的。硬件/軟件協(xié)同驗(yàn)證解決方案的用戶(hù)也將熟悉定義內(nèi)存映射的需求-以便測(cè)試臺(tái)和設(shè)計(jì)可以保持同步。Test Suite Synthesis知道內(nèi)存的位置，對(duì)該內(nèi)存的任何限制以及處理器和外圍設(shè)備如何訪問(wèn)該內(nèi)存。例如，字節(jié)序是小端還是大端，或者與某些地址范圍相關(guān)聯(lián)的安全限制嗎？

這是關(guān)于PSWG對(duì)PSS 1.1發(fā)行版所尋求的限制，并且不包含完整的HSI所需的全部?jī)?nèi)容。但這是一個(gè)好的開(kāi)始。真正了解問(wèn)題空間并提供使完整的系統(tǒng)級(jí)驗(yàn)證方法得以實(shí)施的解決方案的工具提供商，在提供涵蓋整個(gè)裸機(jī)層的HSI時(shí)，已經(jīng)超出了這些基礎(chǔ)知識(shí)。

Breker，Vayavya，Agnisys等公司一直在開(kāi)發(fā)這些解決方案，并且知道使測(cè)試變得可移植需要什么。這些解決方案提高了基于PSS的測(cè)試綜合的能力，并減少了用戶(hù)為獲得測(cè)試可移植性而必須付出的努力。PSS降低了每個(gè)供應(yīng)商使用其自己的語(yǔ)言所帶來(lái)的風(fēng)險(xiǎn)，但它并未消除每個(gè)供應(yīng)商在所生成測(cè)試的質(zhì)量和用戶(hù)為生成這些測(cè)試所花費(fèi)的精力方面進(jìn)行競(jìng)爭(zhēng)的能力。

編輯：hfy