工程師對電磁干擾，并行化和布局非常熟悉，但是當從基于硅的芯片過渡到碳化硅或寬帶隙器件時，需要多加注意。

芯片顯示，基于硅（Si）的半導體比寬帶隙（WBG）半導體具有十多年的領先優(yōu)勢，主要是碳化硅（SiC）和氮化鎵（GaN）占有約90％至98％的市場份額。供應商。WBG半導體雖然還不是成熟的技術，但由于其優(yōu)于硅的性能優(yōu)勢（包括更高的效率，更高的功率密度，更小的尺寸和更少的冷卻），正在跨行業(yè)進軍。

使用基于SiC或GaN的功率半導體來獲得最佳設計需要更多的專業(yè)知識和仔細考慮的幾個方面，包括開關拓撲，電磁干擾（EMI），布局，并聯(lián)和柵極驅動器的選擇。

解決可靠性和成本問題也很重要。

在可以使用Si，SiC和GaN的重疊應用中，選擇取決于密度，效率和成本，一旦設計人員了解了這三個參數(shù)，它將指導他們使用哪種開關技術。（圖片：英飛凌科技公司）

為什么要搬到WBG？

這一切都始于根據(jù)設計目標決定從基于Si的功率器件轉變?yōu)榛赟iC或GaN的功率器件。

英飛凌科技股份公司功率離散技術營銷工程師Bob Yee認為，設計人員必須檢查三個因素-成本，效率和密度-他們是使用硅還是使用SiC或GaN。據(jù)記錄，英飛凌憑借其CoolSiC和CoolGaN產(chǎn)品組合在SiC和GaN市場中均占有一席之地，并且還提供Si MOSFET和IGBT。

Yee說，成本的單位是美元/瓦，效率的單位是輸入/輸出的百分比，密度的單位是瓦特/立方英寸。“一旦確定了這些目標，那將決定技術的類型以及成本點在哪里?！?/p>

Yee表示，尺寸和重量對于了解您使用硅還是WBG至關重要，他舉例說說了一個小尺寸適配器設計的示例，該適配器設計可能會在Si MOSFET上使用GaN晶體管（HEMT）。原因？GaN較高的開關頻率使設計人員可以縮小磁性材料的尺寸，這占電源尺寸的很大一部分。

他補充說：“設計人員必須了解他們的密度需求，這最終將決定效率，因為以較小的尺寸散熱的空間較小?！薄斑@意味著效率需要更高，這迫使設計人員使用WBG?！?/p>

魔術線

在過去的幾十年中，基于硅的解決方案已經(jīng)實現(xiàn)了更高的效率和更小的尺寸，但是在某種程度上，WBG半導體提供了更高的效率。Yee舉了一個100 W電源的示例-100 W輸入和94 W輸出，這意味著6％的損耗或94％的效率。他說：“這是一條神奇的路線，您可以將其與硅隔離開來并使用WBG技術。”“如果工程師的設計比例最高可達到94％，那么它就可以很好地覆蓋硅，因此沒有理由去WBG并支付更多的費用。但是，如果您要實現(xiàn)96％的效率，則除了使用WBG之外，實際上別無選擇，除了拓撲結構之外，這還歸結于開關本身的特性上的寄生損耗。

Yee補充說：“如果要實現(xiàn)96％的效率，則需要一種利用GaN或SiC的新拓撲?！?/p>

一個很好的例子是使用功率因數(shù)校正（PFC）拓撲。Yee表示，如果設計人員研究如何針對特定拓撲優(yōu)化開關技術（例如利用WBG的圖騰柱PFC），它將提高性能，這就是無橋圖騰柱PFC確實是灌籃的原因。 WBG?！?/p>

設計人員需要通過查看如何針對特定拓撲優(yōu)化開關技術以實現(xiàn)最大性能改進來評估WBG設備。（圖片：英飛凌科技公司）

挑戰(zhàn)性

設計人員可以優(yōu)化設計，以獲得更高的頻率，更高的功率密度和更高的效率。這就是一些WBG技術挑戰(zhàn)出現(xiàn)的地方。當以更高的頻率進行開關時，設計人員需要注意EMI和更高的開關損耗。

WBG的寄生效應小于硅等效效應，這意味著EMI易于提高，因為它的開關速度快得多。Yee說，當您針對高頻進行優(yōu)化時，您需要注意EMI，并且還要考慮其他開關損耗。

SiC FET，SiC JFET和SiC肖特基二極管的制造商UnitedSiC的工程副總裁（VP）Anup Bhalla對此表示同意。“ EMI問題變得更加嚴重，尤其是當您試圖獲得更高功率密度的系統(tǒng)優(yōu)勢時，這實際上意味著一切都會變小，而變小的唯一方法是開關速度更快。這使您可以將變壓器，電感器，散熱器和其他東西縮小很多。”

Bhalla說，更快的開關速度也意味著您正在以高的電壓和電流變化率運行，這可能會導致較大的電壓過沖和EMI問題，因此布局變得更具挑戰(zhàn)性。

他說：“電路電源端的這些快速電壓變化很容易影響電路的信號端，因為它可以在您不知不覺中在此處或那里發(fā)出一個很小的電壓尖峰，”他說?！斑@可能會在錯誤的時間觸發(fā)柵極驅動器并炸毀所有東西，因此您在布局時必須格外小心。通常，（客戶）需要付出大量的工程努力才能達到目標，并且在過去的四到五年中，很多人都取得了這一飛躍。”

優(yōu)化布局

布局可能是一個挑戰(zhàn)。Yee說最大的障礙是在駕駛員和登機口之間。設計師需要注意三個終端。它是驅動器輸出到柵極輸入，無論是iw56的SiC還是GaN，以及驅動器源極與WBG器件源極的接地連接。”

Yee說，他們需要最小化的第一件事是環(huán)路電感，因為WBG部件的切換速度如此之快?！叭绻麄儾蛔⒁膺@一點，他們將制造出可以發(fā)射輻射的無線電?！币虼?，對于這些連接需要特別注意。為了減輕挑戰(zhàn)，英飛凌建議使用具有開爾文源功能的WBG器件。

布局還會影響大功率應用的并聯(lián)。Bhalla說，并行化非常簡單?！斑@是相同的一般物理原理-您必須保持布局對稱且平衡。我們必須使零件之間的參數(shù)分布保持相對緊密，以使所有零件看起來都相同，因此它們很容易平行。

他補充說：“設計人員喜歡采用這些快速零件并對其進行并聯(lián)，就像它們過去與IGBT并聯(lián)一樣?！薄斑@很困難，因為IGBT慢得多，因此并聯(lián)起來也容易一些。當您嘗試同時并行并更快地切換10倍時，您在布局方面必須做更多的工作。

“您必須至少小心進行一半的布局，以使并行設備之間的所有當前路徑看起來都差不多。您不能讓一個器件的電感是另一器件的五分之一，然后再期望它們并聯(lián)。那樣不行?！?/p>

Bhalla說，有時向工程師展示如何解決布局和并行化難題的最簡單方法是給他們一個演示板?！拔覀兎浅Ｖ斏?，以確保當您并行使用這些設備時，用于驅動門的環(huán)路必須與路由所有功率/電流的環(huán)路保持解耦。柵極驅動電路是一個很小的環(huán)路，然后有一個強大的強大環(huán)路來驅動所有功率/電流，因此您希望最小化這兩件事之間的耦合。如果這樣做的話，您就會知道并行化會變得越來越容易?！?/p>

使用GaN器件時也是如此。GaN HEMT / E-HEMT器件專家GaN Systems銷售和市場副總裁（VP）Larry Spaziani表示：“由于GAN速度很快，工程師們必須比以往更加了解布局。”“如果沒有正確的布局，則可能會遇到性能，EMI甚至故障模式的問題。

他補充說：“ GaN不會改變布局規(guī)則，但是一切都變得更小，更緊密，更緊湊，因此您必須確保正確執(zhí)行。”

SiC的細微調整

Yee解釋說，SiC可以用作Si IGBT或Si MOSFET的性能替代品，部分原因是驅動結構非常相似-它是通常不使用的部件，并使用標準驅動器，但存在細微差別。

使用Si MOSFET時，驅動電壓為10 V至12V。但是，如果您使用SiC，則其為0 V至18 V，并且欠壓鎖定（UVLO）從Si的8 V變?yōu)镾iC的13 V，因此設計人員在移動時需要做一些細微的調整Yee解釋說，從Si到SiC。

但是，使用GaN時，驅動結構完全不同。他補充說，它與IGBT或MOSFET不同?！蹦仨毷褂镁哂刑囟ㄩ_啟和關閉時間的特定驅動器。因此，設計人員確實確實需要注意驅動方案，不僅要考慮時序，而且如果要使用并聯(lián)的GaN FET，則驅動器和GaN FET之間必須具有完美的對稱布局?！?/p>

需要注意的重要一點是，設計人員可以使用標準的GaN驅動器，只要它支持柵極驅動電壓和UVLO，但是同樣，它需要進行設計上的調整。大多數(shù)供應商建議使用新一代的柵極驅動器，以能夠以最快的開關速度進行切換，從而獲得最高的性能。

與專用的GaN驅動器相比，使用標準的柵極驅動器來驅動GaN器件需要增加一個負電壓電源，以安全地開啟和關閉該器件。（圖片：英飛凌科技公司）

“只有使用GaN驅動器，您才需要提供正負電壓，這就是為什么我們希望客戶使用專用驅動器的原因，” Yee說。他推薦英飛凌的1EDF56x3系列GaN柵極驅動器。

并非所有的SiC器件都是相同的

大多數(shù)WBG器件不是Si MOSFET或Si晶體管的直接替代品。級聯(lián)類型的設備是一個例外，它幾乎不需要或不需要額外的工程工作。但是，設計人員失去了WBG半導體的某些優(yōu)勢。

一個例子是UnitedSiC的SiC產(chǎn)品，這些產(chǎn)品全部封裝在與硅兼容的封裝中。這意味著這些器件可以從字面上將它們放入先前使用的IGBT或Si超結MOSFET的插座中。

Bhalla表示，其產(chǎn)品的獨特之處之一是，它生產(chǎn)的工作原理類似于MOSFET的基于共源共柵的器件。這些SiC FET包括與cascode優(yōu)化的Si MOSFET共同封裝的SiC快速JET，以提供封裝在標準通孔和表面貼裝封裝中的標準柵極驅動SiC器件。他說：“我們的共源共柵型器件是字面上的插件，除了柵極電阻變化以外，沒有任何其他變化?！?/p>

另外，這些設備不需要特殊的驅動程序。Bhalla說，它們與所有主要供應商（包括用于SiC MOSFET和“老式” IGBT的較舊供應商）在市場上已有十年之久的標準硅柵極驅動器IC兼容。

他補充說，在過去的兩年中，已經(jīng)開發(fā)出許多專門針對SiC的良好柵極驅動器。“它們更昂貴，但是人們已經(jīng)開始使用它們，我們的設備也與那些更好的驅動程序兼容。”

但是存在一些缺點，包括無法從WBG設備中獲得最高性能。Bhalla說：“我們正在出售這些封裝中具有很大電感的超快器件?！薄爱斈ㄟ^這些封裝在電路中施加高壓擺率（di / dt）時，只會加劇所有快速開關的問題-更大的過沖，更大的振蕩等?！?/p>

Bhalla表示，向更好的包裝過渡的工作正在進行中?！斑@是現(xiàn)實：人們正在使用SiC的部分好處，并且在其最終系統(tǒng)中仍能以便宜又臟的方式獲得一些好處。

他說：“世界上仍有很大一部分仍在硅中，因此對于他們從硅向碳化硅的轉變，我們提供了非常好的墊腳石?！?/p>

Bhalla認為，到明年，將會有很多頂側冷卻的表面貼裝封裝，甚至是表面貼裝型模塊，它們會將整個半橋集成到一個封裝中。他說：“這是必須做的，因為沒有它，用戶將無法從中獲得所有收益，也無法邁向新的高度。”

例如，UnitedSiC最近推出了采用TO-247封裝的7mΩRDS（ON），650V器件。（較低的RDS（ON）可以實現(xiàn)更高的效率。）該公司最接近的競爭對手的ON電阻高3倍，但是UnitedSiC遇到的一個問題是封裝引線實際上比芯片更熱?！耙虼耍覀儾捎昧?00A的設備并將其降額為120A，因為在實踐中使用該設備時，我們發(fā)現(xiàn)引線比芯片本身更熱，” Bhalla說。

通過在熟悉的TO-247封裝中結合使用第三代SiC JFET和經(jīng)共源共柵優(yōu)化的Si MOSFET，UnitedSiC推出了第一款SiC FET，RDS（on）小于10mΩ，具有更高的效率和更低的損耗。與Si IGBT的柵極電壓相同。圖片：UnitedSiC）

氮化鎵的優(yōu)點

從消費電子到汽車的各個領域的OEM設計師都有一些共同的設計要求：他們想要更高的功率密度和更小的電子產(chǎn)品。

Spaziani說，在較高的頻率下，電源系統(tǒng)中的幾乎所有組件（電容器，電感器，變壓器等）都可以變小，并且由于GaN效率很高且產(chǎn)生的熱量很少，因此不需要任何散熱器，因此設計人員僅需卸下散熱器即可節(jié)省空間和成本?；蛘咚鼈兛赡鼙３窒嗤念l率以獲得更高的效率。他說，通常，即使效率提高了百分之一，也足以使服務器電源領域的客戶從鉑金級變?yōu)殁伡墸ㄐ蕿?6％）。

Spaziani說，這與工程師通常所做的沒什么不同。無論是使用硅還是其他技術，他們通常都必須優(yōu)化其電路板，但是柵極驅動有所不同。使用GaN和SiC，柵極驅動行為不同于硅MOSFET和硅IGBT，因此工程師必須首先問的一件事是：“我如何驅動柵極？”

在過去的30年中，MOSFET基本已成為0至12V的柵極驅動電路，而GaN則為–3至6 V或0至10 V或0至5V。Spaziani說，它們都有些不同?！暗呛孟⑹荊aN Systems現(xiàn)在已經(jīng)走了六年的路程，而且我們有大約十二家主要的半導體公司已經(jīng)創(chuàng)建了驅動GaN的驅動器，所以現(xiàn)在，這只是一個簡單的應用決策。”

GaN Systems還提供了一種稱為EZDrive的電路，從而消除了對分立驅動器的需求。它將具有大約六個組件的12V MOSFET驅動器轉換為6V GaN驅動器。Spaziani說：“它確實很便宜，并且適配器設計人員喜歡這種電路?！薄八子谑褂?，不耗電且體積小，而且他們不必具有定制的柵極驅動器。”

揭穿GaN神話

GaN供應商認為，關于GaN技術仍然存在一些神話，它們都是錯誤的或半實的。問題包括EMI，并聯(lián)，雪崩能力，可靠性和成本。

GaN器件的EMI更為嚴重。GaN提供了出色的開關沿，可實現(xiàn)更高的效率和更高的頻率，但這并不意味著EMI會更糟。實際上，供應商說它通常比具有良好布局的硅要好，并且可以使EMI濾波器更小，從而降低了成本。

并行化是一個常見的問題。神話是GaN僅在低功率和高頻率下才有優(yōu)勢。例如，GaN Systems的客戶以20 kHz到20 MHz的頻率進行切換，而高功率的客戶則是并聯(lián)設備。GaN晶體管可以很好地并聯(lián)。只需確保每個晶體管承載大約相同的電流量即可。例如，如果要并聯(lián)兩個設備，并且一個晶體管承載70％的電流，它將損耗得更快，電路將很快失效。注意：來自不同SiC和GaN供應商的設備在并行方面略有不同。

沒有雪崩能力。MOSFET進入雪崩模式以鉗制電壓尖峰，以保護電路的其余部分免受故障影響。GaN器件制造商解決此問題的方法是在電壓額定值中設計很多余量。例如，GaN Systems的650V額定器件只有在超過1000 V時才會發(fā)生故障。

可靠性和成本不等于硅?？煽啃酝ㄟ^時間故障（FIT）來衡量。硅已經(jīng)存在了數(shù)十年，并且已被大多數(shù)供應商證明是可靠的。但是，WBG半導體并非如此。像任何新技術一樣，可靠性風險也會增加，成本也會更高。在WBG器件和硅器件之間進行艱難的比較，僅僅是因為硅芯片的可靠性已得到充分證明，而且多年來的大量生產(chǎn)已降低了成本。

但是一些WBG供應商（例如GaN Systems）表示，可靠性[FIT]與硅相當，在過去五年中價格差距明顯縮小，價格從3倍降到5倍，再降到1.5倍到2倍。

GaN Systems的器件的FIT率<0.1。圖片：GaN Systems）

編輯：hfy