在寬帶隙半導(dǎo)體開(kāi)關(guān)的新時(shí)代，器件類型的選擇包括具有自己的特性并聲稱具有最佳性能的SiCMOSFET和GaN HEMT單元。但是，這兩者都不是理想的開(kāi)關(guān)，這兩種器件類型在某些方面都有局限性，特別是在柵極驅(qū)動(dòng)要求和“第三象限”操作方面。

SiC FET是替代選擇

但是，還有另一種選擇。UnitedSiC FET是SiC JFET和低壓Si MOSFET的共源共柵組合，可生產(chǎn)出具有SiC所有速度的器件，并具有SiC最低的導(dǎo)通損耗優(yōu)勢(shì)，但柵極驅(qū)動(dòng)容易且快速，低功耗。用于三象限傳導(dǎo)的損耗體二極管（圖1）。

圖1：SiC FET — SiC JFET和Si MOSFET的級(jí)聯(lián)

SiC FETS的速度非?？?，其邊沿速率為50 V / ns或更高，這對(duì)于最大程度地降低開(kāi)關(guān)損耗非常有用，但所產(chǎn)生的di / dt可以為每納秒許多安培。通過(guò)封裝和電路電感，這會(huì)產(chǎn)生高電平的電壓過(guò)沖和隨后的振鈴。在這些電流變化速率下，簡(jiǎn)單的分析告訴我們，即使幾十納米的亨利也可能產(chǎn)生數(shù)百伏的過(guò)沖（來(lái)自E= –L（di/dt））。對(duì)于快速切換的WBG器件，最小化該雜散電感至關(guān)重要。但是，這在實(shí)際的布局中很難實(shí)現(xiàn)，因?yàn)檫@些布局必須在高壓組件之間實(shí)現(xiàn)安全距離，并且為了獲得更好的熱性能而使用更大的半導(dǎo)體封裝。

過(guò)沖有超過(guò)器件額定電壓的風(fēng)險(xiǎn)，并增加了組件的長(zhǎng)期應(yīng)力，但是快速邊緣也會(huì)引起絕緣擊穿，并會(huì)產(chǎn)生更多的EMI，因此需要更大，更昂貴且損耗更高的濾波器。因此，實(shí)用電路通常會(huì)故意降低此類快速開(kāi)關(guān)的邊沿速率，從而可能允許使用具有更好傳導(dǎo)損耗和更小濾波器的低壓設(shè)備，從而抵消了稍高的開(kāi)關(guān)損耗。

緩慢的開(kāi)關(guān)沿可減少過(guò)沖和EMI

有兩種常見(jiàn)的減慢開(kāi)關(guān)沿速度的方法：通過(guò)增加?xùn)艠O電阻和在器件的漏極-源極端子之間使用緩沖器來(lái)實(shí)現(xiàn)。

柵極電阻的增加確實(shí)會(huì)降低dV / dt，從而減少過(guò)沖，但是對(duì)漏極電壓的隨后振鈴影響很小。柵極電阻器的減慢效果取決于器件的總柵極電荷，而柵極電荷又取決于諸如柵極-源極電容和“米勒”效應(yīng)的參數(shù)，隨著器件切換，“米勒”效應(yīng)表現(xiàn)為變化的柵極-漏極電容?？梢酝ㄟ^(guò)使用兩個(gè)帶二極管控制的柵極電阻來(lái)分別控制導(dǎo)通和關(guān)斷延遲，但是要在所有工作條件下優(yōu)化條件都很難實(shí)現(xiàn)總體效果。此外，增加?xùn)艠O電阻會(huì)給柵極驅(qū)動(dòng)波形帶來(lái)延遲，這在高頻時(shí)可能會(huì)出現(xiàn)問(wèn)題。

相反，簡(jiǎn)單的Rs-Cs緩沖器可通過(guò)有效地向開(kāi)關(guān)的漏極增加電容來(lái)減慢dV / dt。另一個(gè)效果是，由于一些電流被轉(zhuǎn)移到充電Cs中，因此減小了關(guān)斷時(shí)電壓上升和電流下降之間的重疊，從而降低了器件開(kāi)關(guān)損耗。開(kāi)關(guān)導(dǎo)通時(shí)，必須限制電容器的放電電流，因此要串聯(lián)一個(gè)電阻，當(dāng)器件關(guān)閉時(shí)，該電阻還可以抑制振鈴。缺點(diǎn)是電阻器在此過(guò)程中不可避免地會(huì)消耗一些功率，并且半導(dǎo)體開(kāi)關(guān)效率的增益會(huì)在一定程度上被抵消。

緩沖器可以成為低損耗的解決方案

SiC FET技術(shù)的領(lǐng)導(dǎo)者UnitedSiC所做的工作表明，與增加?xùn)艠O電阻相比，只需要一個(gè)非常小的緩沖電容器和一個(gè)相應(yīng)的低功率電阻即可實(shí)現(xiàn)dV / dt，過(guò)沖和振鈴的更有效控制。獨(dú)自的。當(dāng)小型設(shè)備緩沖器與可以使用的較低Rg結(jié)合使用時(shí)，結(jié)果是波形更清晰的總損耗也更低。這種方法對(duì)于UnitedSiC的FET和傳統(tǒng)的SiC MOSFET都適用。在圖2中比較了阻尼器為200 pF / 10Ω的器件（左）與添加了5Ω柵極電阻的器件（右）之間的振鈴和dV / dt。雖然兩種方法都類似地調(diào)整到相同的VDS在關(guān)斷期間達(dá)到峰值時(shí)，緩沖版本明顯顯示出更短的延遲時(shí)間和更好的振鈴阻尼。

圖2：使用RC器件緩沖器可降低dV / dt，ID / VDS重疊以及SiC MOSFET的振鈴。（ID = 50 A，V = 800 V，TO247-4L;左，SiC MOSFET的關(guān)斷波形，Rg，off = 0Ω，Rs = 10Ω，Cs = 200 pF;右，SiC MOSFET的關(guān)斷波形，Rg，off = 5Ω，無(wú)設(shè)備緩沖）

總損耗是傳導(dǎo)損耗，上升沿和下降沿上的器件開(kāi)關(guān)損耗以及緩沖電阻器中消耗的任何功率的總和。通過(guò)與SiC MOSFET器件進(jìn)行比較，在UnitedSiC上進(jìn)行的測(cè)試表明，在高漏極電流下，采用緩沖解決方案時(shí)的關(guān)斷能量損耗（EOFF）可能僅為峰值電壓僅通過(guò)柵極電阻器等效調(diào)諧時(shí)的損耗的50％。同時(shí)，導(dǎo)通能量（EON）略高（僅約10％），因此，例如，對(duì)于以40 kHz和48 A / 800 V開(kāi)關(guān)的40mΩ器件，凈效應(yīng)是總的好處。每個(gè)周期約275 μJ的緩沖器，或11W。這種比較在圖3中以藍(lán)色和黃色曲線表示。黑色曲線是具有緩沖和優(yōu)化的柵極開(kāi)/關(guān)電阻的40mΩUnitedSiC SiC FET器件的性能，

圖3：比較有無(wú)緩沖的SiC開(kāi)關(guān)的總開(kāi)關(guān)損耗

緩沖電容器在每個(gè)開(kāi)關(guān)周期都充滿電和放電，但要注意的是，這種存儲(chǔ)的能量并沒(méi)有全部消耗在電阻器中。實(shí)際上，大多數(shù)CV2能量實(shí)際上是在導(dǎo)通期間在設(shè)備中耗散的。在引用的示例中，在40 kHz，ID 40 A，VDS 800 V和220-pF /10-Ω緩沖器的情況下，耗散的總功率約為5 W，但電阻中只有約0.8W。其余的在開(kāi)關(guān)中。這樣就可以在適當(dāng)?shù)念~定電壓下使用物理上較小的電阻器（甚至是表面貼裝電阻器）。

UnitedSiC提供D2pk7L和DFN8×8封裝的器件以及TO247-4L，以實(shí)現(xiàn)最佳的散熱性能。TO247-4L部件與源極之間具有開(kāi)爾文連接，可有效消除源極電感的影響，改善開(kāi)關(guān)損耗，并在高漏極di / dt時(shí)產(chǎn)生更清晰的柵極波形。

結(jié)論

器件緩沖似乎是管理開(kāi)關(guān)過(guò)沖，振鈴和損耗的“強(qiáng)力”解決方案，而諸如IGBT之類的較老技術(shù)的情況則尤其如此，因?yàn)樗鼈兊摹拔搽娏鳌遍L(zhǎng)，需要大型且有損耗的緩沖網(wǎng)絡(luò)。但是，寬帶隙器件，特別是SiC FET，可以使用該技術(shù)作為柵極電阻調(diào)諧的優(yōu)良替代方案，以提供總體較低的損耗，并且可以采用緊湊，廉價(jià)的組件來(lái)實(shí)現(xiàn)。

編輯：hfy