對更高性能和更強(qiáng)功能的不懈追求，推動半導(dǎo)體行業(yè)經(jīng)歷了多個變革時代。最新的轉(zhuǎn)變是從傳統(tǒng)的單片SoC轉(zhuǎn)向異構(gòu)集成先進(jìn)封裝IC，包括3D IC。這項新興技術(shù)有望助力半導(dǎo)體公司延續(xù)摩爾定律。

然而，這些進(jìn)步也帶來了日益復(fù)雜的挑戰(zhàn)，尤其是在電源完整性（PI）和信號完整性（SI）方面。曾處于次要地位的SI/PI，如今已成為現(xiàn)代半導(dǎo)體開發(fā)中的關(guān)鍵學(xué)科。隨著數(shù)據(jù)速率攀升至每秒數(shù)千兆比特，電源要求愈發(fā)嚴(yán)苛，誤差裕量急劇縮小，使得SI/PI專業(yè)知識變得不可或缺。核心挑戰(zhàn)在于確保信號在復(fù)雜系統(tǒng)中實現(xiàn)干凈可靠的傳輸，以及穩(wěn)定的電源配送。

本文將通過對比3D IC與傳統(tǒng)SoC，闡釋3D IC設(shè)計中獨特的SI/PI挑戰(zhàn)。隨后，我們將探討一種應(yīng)對這些復(fù)雜性的漸進(jìn)式驗證策略，分析3D IC生態(tài)系統(tǒng)中各利益相關(guān)方的角色與相互依賴關(guān)系，并通過一個實際成功案例加以說明。最后，我們將討論這些創(chuàng)新如何推動半導(dǎo)體設(shè)計的未來。

▲基礎(chǔ)信號完整性問題

01傳統(tǒng)SI/PI方法與3D IC方法對比

對于旨在用于PCB系統(tǒng)的傳統(tǒng)SoC組件，SI和PI分析通常在系統(tǒng)集成之前驗證單個組件。這種方法通常將SoC、封裝和PCB視為獨立實體，允許按順序進(jìn)行分析和優(yōu)化。例如，可以在單片SoC及其封裝上執(zhí)行組件級電源需求分析，而信號完整性分析則驗證單個通道。設(shè)計過程通常由不同的封裝和PCB團(tuán)隊并行開展。這些團(tuán)隊最終協(xié)作管理設(shè)計權(quán)衡，例如在封裝和PCB之間分配時序或電壓裕量，以適應(yīng)布線約束。雖然這種方法對傳統(tǒng)設(shè)計有效，但這種分塊式方法難以應(yīng)對3D IC固有的復(fù)雜性。

3D IC的架構(gòu)不僅僅是組件的集合，更是一個高度集成的微型子系統(tǒng)系統(tǒng)，其特點是多個芯片的垂直堆疊。芯片間接口、硅通孔（TSV）和微凸塊創(chuàng)建了一個密集、高度互動的電氣環(huán)境，其中電源完整性和信號完整性問題深度交織，并可能在多個層級間傳播。芯片的緊密集成和鄰近性引入了新的耦合機(jī)制和電源配送挑戰(zhàn)，這些無法通過順序、孤立的分析有效解決。因此，與傳統(tǒng)流程不同，3D IC需要從一開始就進(jìn)行整體、并行的驗證，SI和PI分析需盡早啟動并同時涵蓋所有組成部分。

02漸進(jìn)式驗證：

應(yīng)對3D IC復(fù)雜性的核心策略

為應(yīng)對3D IC設(shè)計的復(fù)雜局面，采用漸進(jìn)式驗證策略至關(guān)重要。這一原則承認(rèn)設(shè)計信息在早期階段是稀疏的，并逐漸變得詳細(xì)。漸進(jìn)式驗證的核心思想是盡可能早地利用可用輸入開始分析，引導(dǎo)設(shè)計走上正確路徑，并將最終驗證步驟轉(zhuǎn)變?yōu)閷締栴}的確認(rèn)，而非發(fā)現(xiàn)問題。

▲漸進(jìn)式驗證流程

隨著細(xì)節(jié)的逐步完善，針對不同的分析需求進(jìn)行處理，從最少的輸入開始，逐漸納入更具體的數(shù)據(jù)。讓我們深入解析設(shè)計流程中涉及的關(guān)鍵分析階段及其實施要點。

早期架構(gòu)可行性及布局前分析

在初始設(shè)計階段，詳細(xì)的布局信息尚未獲得，重點在于架構(gòu)可行性研究。這包括估算功耗預(yù)算和定義高層接口。即使輸入粗略，早期分析也可以開始。例如，布局前信號完整性分析可以對代表性的互連結(jié)構(gòu)（如中介層橋接）進(jìn)行建模。通過基于初步尺寸確定可實現(xiàn)性能的“范圍”，設(shè)計人員可以為后續(xù)布局階段建立現(xiàn)實的期望和指導(dǎo)方針。這種主動方法有助于識別潛在瓶頸，確保穩(wěn)固的電氣基礎(chǔ)。

布局規(guī)劃和實施驅(qū)動分析

隨著設(shè)計進(jìn)入布局規(guī)劃和初始實施階段，早期分析的指導(dǎo)方針被轉(zhuǎn)化為物理布局。在此階段，可以進(jìn)行更深入的分析。這包括詳細(xì)的電源配送網(wǎng)絡(luò)（PDN）分析，以驗證跨堆疊芯片和基板的電源分配。帶有實際組件互連的信號路徑驗證也可以開始，從而能夠早期識別和優(yōu)化關(guān)鍵信號路由。這種布局和分析的迭代過程允許持續(xù)優(yōu)化，確保物理實施符合電氣性能目標(biāo)。

基于供應(yīng)商特定IP的詳細(xì)電氣分析

漸進(jìn)式驗證的最后階段涉及利用實際的供應(yīng)商特定知識產(chǎn)權(quán)（IP）模型進(jìn)行全面的電氣分析。鑒于3D IC芯片間標(biāo)準(zhǔn)（如UCIe、BoW、AIB）尚處于發(fā)展初期，不如DDR或PCIe等成熟協(xié)議完善，這種詳細(xì)分析更為關(guān)鍵。設(shè)計人員對阻抗網(wǎng)絡(luò)進(jìn)行深入的S參數(shù)建模，并將從芯片設(shè)計人員等利益相關(guān)方獲得的高精度電流值饋入這些模型。這種精細(xì)化的分析為設(shè)計的電氣性能提供了完整的閉環(huán)，確保所有關(guān)鍵信號路徑和電源配送機(jī)制在真實工作條件下滿足規(guī)范。

033D IC生態(tài)系統(tǒng)：協(xié)同制勝的關(guān)鍵

3D IC設(shè)計的復(fù)雜性需要一個高度協(xié)作的環(huán)境，涉及具有獨特視角和挑戰(zhàn)的多樣化利益相關(guān)方。這些團(tuán)隊之間的有效溝通和早期參與對于成功集成至關(guān)重要。

1系統(tǒng)架構(gòu)師

負(fù)責(zé)高層布局規(guī)劃，確定小芯片（Chiplet）數(shù)量、基帶芯片以及它們之間所需的通信通道。他們的挑戰(zhàn)在于優(yōu)化整體系統(tǒng)架構(gòu)的性能、功耗和面積，同時考慮3D集成帶來的物理約束。

2芯片設(shè)計人員

專注于單個芯片架構(gòu)，并負(fù)責(zé)I/O規(guī)劃和內(nèi)部電源分配。他們必須準(zhǔn)確傳達(dá)其電源需求和I/O特性，以確保堆疊系統(tǒng)內(nèi)的兼容性。

3布局團(tuán)隊

負(fù)責(zé)物理實施，包括芯片級布局、基板布局以及任何硅互連（例如中介層和橋接）。通常，不同的布局團(tuán)隊可能處理實施的不同方面，需要細(xì)致的協(xié)調(diào)。

4SI/PI和驗證團(tuán)隊

充當(dāng)技術(shù)顧問，在各個層級提供指導(dǎo)方針和反饋。他們的角色是在整個設(shè)計周期中主動識別和緩解潛在的SI/PI問題。

5機(jī)械和熱管理團(tuán)隊

分別確保結(jié)構(gòu)完整性和管理散熱。兩者對于設(shè)計的長期可靠性和性能都至關(guān)重要。

通過采用漸進(jìn)式驗證方法，這些不同的利益相關(guān)方可以進(jìn)行早期和持續(xù)的溝通，培養(yǎng)協(xié)作環(huán)境，從而顯著簡化功能可靠3D IC設(shè)計的構(gòu)建過程。

04成功實踐：Chipletz的概念驗證

漸進(jìn)式驗證策略和協(xié)作生態(tài)系統(tǒng)的有效性最好通過實際應(yīng)用來證明。開創(chuàng)性的無晶圓廠基板初創(chuàng)公司Chipletz通過與EDA供應(yīng)商的戰(zhàn)略性合作，成功應(yīng)對了3D IC設(shè)計的復(fù)雜性，堪稱典范。

▲Chipletz Smart Substrate

Chipletz選擇西門子作為其Smart Substrate產(chǎn)品的戰(zhàn)略EDA供應(yīng)商，特別尋求能夠支持先進(jìn)3D IC設(shè)計需求的工具。當(dāng)時，許多行業(yè)標(biāo)準(zhǔn)EDA工具主要針對傳統(tǒng)封裝和PCB架構(gòu)。Chipletz提出了一個艱巨的挑戰(zhàn)：他們的設(shè)計具有龐大的布局規(guī)劃，引腳數(shù)量高達(dá)5000萬，要求分析工具具有前所未有的容量，以及能夠處理如此復(fù)雜結(jié)構(gòu)的布局工具。

西門子通過調(diào)動其研發(fā)團(tuán)隊來增強(qiáng)工具容量和能力作為回應(yīng)。此次合作不僅證明了處理這些復(fù)雜架構(gòu)的能力，還證明了在此類大型設(shè)計上執(zhí)行有意義的電氣分析的能力。最初的努力集中在基本方面，例如跨基板的直流（DC）IR壓降分析和早期PDN分析。通過這些基礎(chǔ)步驟，西門子展示了其工具的能力和合作承諾。這種合作伙伴關(guān)系使Chipletz成功完成了其初始演示載具的流片，并且他們現(xiàn)在正推進(jìn)到設(shè)計的第二個修訂版本。這一成功突顯了適應(yīng)性強(qiáng)的EDA工具和強(qiáng)大的供應(yīng)商-客戶合作在推動3D IC創(chuàng)新邊界方面的重要性。

05展望未來：3D IC驅(qū)動創(chuàng)新

3D IC無疑將繼續(xù)存在，主要半導(dǎo)體公司正越來越多地將各種形式的3D封裝納入其產(chǎn)品路線圖。這一轉(zhuǎn)變標(biāo)志著行業(yè)在如何處理系統(tǒng)設(shè)計和集成方面發(fā)生了根本性變化。

漸進(jìn)式驗證策略，加上不同利益相關(guān)方之間的緊密合作，為應(yīng)對3D IC設(shè)計固有的復(fù)雜挑戰(zhàn)提供了一個穩(wěn)健的框架。掌握這些技術(shù)的公司和個人將處于非常有利的位置，加速下一波半導(dǎo)體創(chuàng)新，創(chuàng)造出高性能、高能效的系統(tǒng)，為我們?nèi)找鏀?shù)字化的世界提供動力。

西門子通過其豐富的產(chǎn)品組合和與Chipletz等客戶的協(xié)作伙伴關(guān)系，積極幫助客戶在成功的3D IC設(shè)計中把握趨勢，共同推動半導(dǎo)體產(chǎn)業(yè)的未來演進(jìn)。