在過去的幾十年中，半導(dǎo)體行業(yè)已經(jīng)采取了許多措施來改善基于硅 MOSFET （parasitic parameters），以滿足開關(guān)轉(zhuǎn)換器（開關(guān)電源）設(shè)計(jì)人員的需求。行業(yè)效率標(biāo)準(zhǔn)以及市場對效率技術(shù)需求的雙重作用，導(dǎo)致了對于可用于構(gòu)建更高效和更緊湊電源解決方案的半導(dǎo)體產(chǎn)品擁有巨大的需求。這個(gè)需求寬帶隙（WBG）技術(shù)器件應(yīng)運(yùn)而生， 如碳化硅場效應(yīng)管（SiC MOSFET） 。它們能夠提供設(shè)計(jì)人員要求的更低的寄生參數(shù)滿足開關(guān)電源（SMPS）的設(shè)計(jì)要求。650V 碳化硅場效應(yīng)管器件在推出之后，可以補(bǔ)充之前只有 1200V 碳化硅場效應(yīng)器件設(shè)計(jì)需求，碳化硅場效應(yīng)管（SiC MOSFET）由于能夠?qū)崿F(xiàn)硅場效應(yīng)管（Si MOSFET）以前從未考慮過的應(yīng)用而變得更具有吸引力。

碳化硅 MOSFET 越來越多用于千瓦級功率水平應(yīng)用，涵蓋如通電源，和服務(wù)器電源，和快速增長的電動汽車電池充電器市場等領(lǐng)域。碳化硅 MOSFET 之所以有如此的大吸引力，在于與它們具有比硅器件更出眾的可靠性，在持續(xù)使用內(nèi)部體二極管的連續(xù)導(dǎo)通模式（CCM）功率因數(shù)校正（PFC）設(shè)計(jì)， 例如圖騰功率因數(shù)校正器的硬開關(guān)拓?fù)渲校蓟?MOSFET 可以得到充分利用。此外，碳化硅 MOSFET 也可應(yīng)用更高的開關(guān)頻率，因而可以實(shí)現(xiàn)體積更小，更加緊湊的電源轉(zhuǎn)換器設(shè)計(jì)。

沒有免費(fèi)的午餐

當(dāng)然，世上是沒有免費(fèi)午餐的，在內(nèi)部體二極管和寄生參數(shù)方面，碳化硅 MOSFET 比硅 MOSFET 具有更多的優(yōu)勢，但代價(jià)是在某些方面參數(shù)碳化硅 MOSFET 性能比較差。這就要求設(shè)計(jì)人員需要花時(shí)間充分了解碳化硅 MOSFET 的特性和功能，并考慮如何向新拓?fù)浼軜?gòu)過渡。有一點(diǎn)非常明顯：碳化硅 MOSFET 并不是簡單地替換硅 MOSFET，如果這樣使用碳化硅 MOSFET 可能會導(dǎo)致效率下降而不是升高。

例如，碳化硅 CoolSiC? 器件的體二極管正向電壓（VF）是硅 CoolMOS?器件的四倍。如果不對電路進(jìn)行相應(yīng)調(diào)整，很有機(jī)會在諧振 LLC 轉(zhuǎn)換器上在輕負(fù)載時(shí)效率可能下降多達(dá) 0.5％。設(shè)計(jì)人員還應(yīng)注意，如果要在 CCM 圖騰 PFC 設(shè)計(jì)中獲得最高的峰值效率，則必須通過打開碳化硅 MOSFET 溝道而不是只通過體二極管進(jìn)行升壓。

另一個(gè)要考慮的因素是器件結(jié)殼熱阻，這方面 CoolMOS?稍有優(yōu)勢，由于 CoolSiC?芯片尺寸較小，在相同封裝情況下，CoolSiC?熱阻為 1.0K/W（IMW65R048M1H），而 CoolMOS? 則為 0.8K/W（IPW60R070CFD7），但實(shí)證明這些熱阻的差異在實(shí)際設(shè)計(jì)中可以忽略。

在工作溫度范圍內(nèi)導(dǎo)通電阻與硅器件比較

從器件參數(shù)上，設(shè)計(jì)人員可以快速明白碳化硅 MOSFET 其中好處之一，這個(gè)個(gè)參數(shù)是導(dǎo)通電阻 RDS（on）。在芯片溫度 100°C 時(shí)，CoolSiC?有較低的倍增系數(shù)（multiplication factor，K），約為 1.13，而 CoolMOS?則為 1.67，這意味著在芯片溫度 100°C 時(shí)的工作溫度下，一個(gè) 84mΩ的 CoolSiC?器件具有與 57mΩ CoolMOS?器件相同的 RDS（on）。這也清楚地表明，僅僅比較數(shù)據(jù)手冊中硅 MOSFET 和碳化硅 MOSFET 的 RDS（on）并不能反應(yīng)實(shí)際導(dǎo)通損耗的問題。在芯片溫度低范圍，CoolSiC?由于其較低的斜率倍增系數(shù)和對溫度的低依賴性，讓 CoolSiC?具有更高的擊穿電壓 V（BR）DSS，因此比硅器件具有更大優(yōu)勢，這對于那些位于室外或需要在低溫環(huán)境中啟動的設(shè)備非常有幫助。

圖 1：在芯片溫度 25°C 工作溫度兩種器件導(dǎo)通電阻基本相當(dāng)， 溫度對 CoolSiC?RDS（on）的影響比 CoolMOS?要低

與 CoolMOS?驅(qū)動設(shè)計(jì)中相同，CoolSiC? MOSFET 也可以使用 EiceDRIVER?驅(qū)動集成電路。但是，應(yīng)注意的是，由于傳輸特性的差異（ID 與 VGS），CoolSiC?這個(gè)器件的柵極電壓（VGS）應(yīng)以 18V 驅(qū)動，而不是 CoolMOS?使用的典型值 12V。這樣才可提供 CoolSiC?數(shù)據(jù)表中定義的 RDS（on），如驅(qū)動 CoolSiC?電壓限制為 15V 時(shí)它的導(dǎo)通電阻值高出 18％。如果設(shè)計(jì) CoolSiC?電路時(shí)允許選擇新的驅(qū)動集成電路器，則值得考慮具有較高欠壓鎖定（約 13V）的驅(qū)動集成電路，以確保 CoolSiC? 和系統(tǒng)可以在任何異常工作條件下安全運(yùn)行。 碳化硅 MOSFET 的另一個(gè)優(yōu)點(diǎn)是在 25°C 至 150°C 溫度之間，對傳輸特性的改變非常有限。

圖 2：在 25°C（左）和 150°C（右）的傳輸特性曲線表明，碳化硅 MOSFET 受到的影響明顯低于硅 MOSFET。

避免負(fù)柵極電壓

需要注意的一個(gè)問題是要確保不允許柵極 - 源極關(guān)斷電壓（VGS）變得負(fù)值過大。理想情況下，不應(yīng)施加負(fù)的關(guān)斷電壓，但所以在實(shí)際設(shè)計(jì)電路時(shí)，設(shè)計(jì)工程師應(yīng)在原型制作時(shí)進(jìn)行檢查，將電路電壓振蕩降低不要讓振蕩電壓影響柵極 - 源極關(guān)斷電壓變成負(fù)值。當(dāng) VGS 低于 -2V，且持續(xù)時(shí)間超過 15ns，這樣可能出現(xiàn)柵極閾值電壓（VGS（th））漂移，導(dǎo)致 RDS（on）增大，以及整個(gè)應(yīng)用生命周期內(nèi)系統(tǒng)效率降低。負(fù) VGS 出現(xiàn)的一個(gè)原因是由關(guān)斷時(shí)驅(qū)動集成電路和碳化硅 MOSFET 之間電路板寄生電感制造的柵源極電壓振蕩，這振蕩是由于碳化硅 MOSFET 關(guān)斷時(shí)電路板寄生電感有高速關(guān)斷電流（di/dt）通過所致。第二個(gè)常見原因是導(dǎo)通時(shí)由電容驅(qū)動的柵極 - 源極電壓，其源于半橋配置中第二個(gè)碳化硅 MOSFET 的高 dv/dt 開關(guān)。

硅 MOSFET 設(shè)計(jì)中在此類問題一般可以通過柵極驅(qū)動器和硅 MOSFET 柵極之間插入一個(gè)高阻值電阻，或找到一種減慢 di/dt 和 dv/dt 的方式來解決。不幸的是，這些方法會導(dǎo)致開關(guān)損耗增加和系統(tǒng)效率降低。而在使用碳化硅 MOSFET 時(shí)，只需在柵極和源極之間增加一個(gè)二極管電壓鉗位即可解決這一難題。

在碳化硅 MOSFET 的設(shè)計(jì)中，如果該振蕩問題是純電感性，降低振蕩方法是將碳化硅 MOSFET 源極分為電源極和驅(qū)動器源極，鉗位二極管連接碳化硅 MOSFET 柵極和驅(qū)動器源極之間。當(dāng)然首選方法并使用開爾文源極（Kelvin source）封裝的碳化硅 MOSFET，特別在大電流應(yīng)用中。例如，在 3.3kW 連續(xù)導(dǎo)通模式（CCM）圖騰 PFC 中，關(guān)斷電流可以達(dá)到 25A 至 30A。CoolSiC? IMZA65R048M1H 的開通損耗 EON 比不使用開爾文源極封裝的相同 RDS（on）的 TO-247 封裝碳化硅 MOSFET， IMWA65R048M1H 能夠降低三倍。

圖 3：為避免碳化硅 MOSFET 的柵極電壓變?yōu)樨?fù)值，應(yīng)考慮使用二極管鉗位、或獨(dú)立的端和開爾文源極。

實(shí)現(xiàn)超過 99％的效率

在漏極 - 源極電壓 VDS 高于 50V 時(shí)，CoolSiC? MOSFET 輸出電容 COSS 也比相對應(yīng)的 CoolMOS? MOSFET 更高，CoolSiC? MOSFET 相對較大輸出電容 COSS 實(shí)際上可以降低關(guān)閉期間的過沖水平。對于這兩種器件技術(shù)，峰值 VDS， max 設(shè)置為數(shù)據(jù)表極限的 80％。CoolMOS?需要一個(gè)高柵極電阻來滿足要求，這種方法導(dǎo)致上面已經(jīng)提到的效率降低，但 CoolSiC?設(shè)計(jì)則可以不使用這種電阻方案，因而進(jìn)一步簡化了設(shè)計(jì)和布局以及它們的應(yīng)用場景。這種好處取決于設(shè)計(jì)人員能否降低電路板寄生參數(shù)的實(shí)現(xiàn)。

碳化硅 MOSFET 的 QOSS 特性也有利于硬開關(guān)和諧振開關(guān)拓?fù)浼軜?gòu)。與硅 MOSFET 相比，碳化硅 MOSFET 的電荷 QOSS 降低了 75％，因此所需的放電時(shí)間更少，這會降低 CCM 圖騰柱 PFC 的 Eon 損耗。而且，雖然 CoolMOS?CFD/CFD7 系列的 Qrr 比上一代 CoolMOS? CFD 改進(jìn)了十倍，但 CoolSiC?的 Qrr 參數(shù)再比 CoolMOS? CFD/CFD7 的 Qrr 又降低了五到十倍。這意味著，通過使用 48mΩCoolSiC?器件，對于 3.3kW CCM 圖騰 PFC 而言，可以實(shí)現(xiàn) 99％以上的效率，而在 Dual Boost PFC 設(shè)計(jì)中使用 CoolMOS?的最佳效率只能達(dá)到 98.85％的峰值。而且，盡管碳化硅 MOSFET 成本較高，但如果比較兩種設(shè)計(jì)方法的物料清單（BOM），結(jié)果是碳化硅 MOSFETSiC 解決方案物料清單相對的減少，可提供更具成本競爭力，而效率高達(dá) 99％的解決方案。

圖 4：即便是 107mΩ的 CoolSiC? CCM 圖騰 PFC 其效率也接近 99％，多數(shù)情況下性能都可超過最佳的 CoolMOS? Dual Boost PFC 方案。

總結(jié)

多年來，盡管硅 MOSFET 的技術(shù)進(jìn)步使其在寄生參數(shù)方面取得了顯著改善，但硅的基本物理學(xué)特性仍然在阻礙著其性能的進(jìn)一步提高，這限制了創(chuàng)新且又簡單的拓?fù)浣Y(jié)構(gòu)應(yīng)用，因而也阻礙了可持續(xù)綠色高效率的拓?fù)浒l(fā)展。本文討論的碳化硅 MOSFET 技術(shù)在應(yīng)用中同樣也存在挑戰(zhàn)，并非所有碳化硅 MOSFET 寄生特性都比硅 MOSFET 為好。但是，這種技術(shù)確實(shí)能夠提供許多優(yōu)勢，加上在硬開關(guān)應(yīng)用中的牢固性，使其值得在更高效電源轉(zhuǎn)換應(yīng)用中考慮采用。650V CoolSiC?系列的推出令這些優(yōu)勢更加明顯，從而使碳化硅 MOSFET 技術(shù)在將功率轉(zhuǎn)換效率推向更高極限的同時(shí)，在經(jīng)濟(jì)方面也更加切實(shí)可行。
責(zé)任編輯人：CC