在去年六月舉辦的IEEE Symposium on VLSI Technology會(huì)議上，IMEC展示了基于N14工藝開(kāi)發(fā)的單片集成CFET器件，由于N/P之間更加緊湊，相比較“順序法”制備的CFET，“單片法”制備的CFET具有更低的寄生電阻(REF)和電容(CEFF)，從而獲得更高的性能增益。IMEC認(rèn)為這一技術(shù)將會(huì)成1nm集成電路制造工藝的解決方案。

研究背景

先進(jìn)集成電路沿著摩爾定律發(fā)展，晶體管尺寸每隔一段時(shí)間就會(huì)縮??；但一種工藝結(jié)構(gòu)總會(huì)接近其物理極限，當(dāng)一種晶體管結(jié)構(gòu)達(dá)到其縮小的物理極限，便需要新的器件結(jié)構(gòu)以滿(mǎn)足更高性能、更小晶體管的需求，例如平面CMOS工藝在28nm節(jié)點(diǎn)之后便轉(zhuǎn)換為FinFET立體器件工藝；而當(dāng)前FinFET走到5nm節(jié)點(diǎn)，GAA環(huán)柵晶體管也即將導(dǎo)入到三星和臺(tái)積電產(chǎn)線(xiàn)。

對(duì)于5nm以下的技術(shù)節(jié)點(diǎn)，目前已有多種晶體管結(jié)構(gòu)的研究模型，其中最有前途的結(jié)構(gòu)包括垂直堆疊的stacked Nanosheets結(jié)構(gòu)、forksheets*結(jié)構(gòu)以及CFET*結(jié)構(gòu)，他們的共通點(diǎn)是先構(gòu)建平面結(jié)構(gòu)再構(gòu)建垂直方向的結(jié)構(gòu)。在CFET的制備工藝中，目前分為順序集成（sequential Integration）與單片集成（monolithic integration），在“順序法”中，nFET和pFET被制造在同一片晶圓上；而在“單片法”中，nFET和pFET在分離的晶圓上制造并進(jìn)行“貼合”，從而可以針對(duì)該器件最佳化每個(gè)器件的制造流程。

基于比利時(shí)IMEC提出的這一技術(shù)路線(xiàn)，他們基于其開(kāi)發(fā)的N14 FinFET工藝進(jìn)行CFET的開(kāi)發(fā)制備，通過(guò)“單片法”工藝在12吋晶圓上實(shí)現(xiàn)了樣品的片上演示，并與“順序法”的數(shù)據(jù)進(jìn)行了對(duì)比。

相關(guān)成果以“First Monolithic Integration of 3D Complementary FET (CFET) on 300mm Wafers”為題發(fā)表于2020年6月舉辦的2020IEEE Symposium on VLSI Technology，并于12月公開(kāi)，S.Subramanian, M. Hosseini等32名來(lái)自IMEC研究中心和以色列nova半導(dǎo)體公司的研究人員為本文共同作者。

從FinFET到Forksheet

*Forksheet，是IMEC提出的一種新興器件架構(gòu)，是Nanosheet的自然延伸。相比Nanosheet，其在溝道由叉形柵極結(jié)構(gòu)控制，通過(guò)在柵極圖案化之前在p和nMOS器件之間引入“介電墻”來(lái)實(shí)現(xiàn)的。該墻將p柵溝槽與n柵溝槽物理隔離，從而允許更緊密的n到p間距。

*CFET（完整名稱(chēng)Complementary FET），是將nMOS和pMOS縱向排列的一種新型晶體管結(jié)構(gòu)，通過(guò)將Contact Poly Pitch（PP）做到最小，極大地縮小了CMOS和SRAM的面積。

制備方法

IMEC團(tuán)隊(duì)首次在300mm晶圓上演示了在底部pMOS FinFET上構(gòu)筑nMOS nanosheet的CFET制備工藝。由于N/P之間更加緊湊，相比較“順序法”制備的CFET，“單片法”制備的CFETs具有更低的寄生電阻(REFF)和電容(CEFF)，從而獲得更高的性能增益。

CFET結(jié)構(gòu)示意圖

滑動(dòng)查看：CFET制備工藝中的關(guān)鍵步驟

RO性能與寄生參數(shù)測(cè)試

滑動(dòng)查看：制備過(guò)程中晶體管橫截面的TEM形貌像

前景展望

本項(xiàng)研究是集成電路新工藝研發(fā)的一大重要成果，“單片法”CFET器件以更緊湊的空間提供了更佳的晶體管理論性能，被認(rèn)為是1nm工藝上的重要技術(shù)路線(xiàn)之一，IMEC提出并局部驗(yàn)證了這一方向的實(shí)際性能表現(xiàn)，對(duì)于先進(jìn)工藝的發(fā)展有著舉足輕重的指導(dǎo)意義，新材料、新型器件結(jié)構(gòu)以及多種路線(xiàn)混合（例如異質(zhì)CFET），究竟哪一種解決方案會(huì)贏得晶圓制造廠的青睞并成為最終產(chǎn)品的答案，也很值得期待。

團(tuán)隊(duì)介紹

IMEC，全稱(chēng)：Interuniversity Microelectronics Centre，即比利時(shí)微電子研究中心，是一家成立于?1984?年的科技研發(fā)中心，?總部設(shè)在魯汶。IMEC?的戰(zhàn)略定位為納米電子和數(shù)字技術(shù)領(lǐng)域全球領(lǐng)先的前瞻性重大創(chuàng)新中心，與?IBM?和英特爾（Intel）并稱(chēng)科技界的“3I”。

IMEC?從?2004?年起參與了從45nm到7nm的芯片前沿技術(shù)的研發(fā)，核心科研合作伙伴覆蓋了全球幾乎所有頂尖信息技術(shù)公司，如英特爾、IBM、德州儀器、應(yīng)用材料、AMD、索尼、臺(tái)積電、西門(mén)子、三星、愛(ài)立信和諾基亞等，擁有來(lái)自近80個(gè)國(guó)家4000名研究人員。

在國(guó)內(nèi)，以中芯國(guó)際為代表的晶圓代工企業(yè)也與IMEC有著緊密合作：2015年中芯國(guó)際先進(jìn)制程研發(fā)項(xiàng)目簽約儀式在人民大會(huì)堂舉行，IMEC、華為和高通在合作方中各占一席，四方共同進(jìn)行標(biāo)準(zhǔn)單元庫(kù)的定義、優(yōu)化和制造工藝的開(kāi)發(fā)。

原文標(biāo)題：科研前線(xiàn) | IMEC首次在12吋晶圓上實(shí)現(xiàn)3D CFET集成

文章出處：【微信公眾號(hào)：芯片揭秘】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq