chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Zynq UltraScale+ 器件與PL DNA不同的值

電子設(shè)計(jì) ? 來源:電子設(shè)計(jì) ? 作者:電子設(shè)計(jì) ? 2022-02-08 14:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

描述

Xilinx 用兩個(gè) 96 位獨(dú)特器件標(biāo)識(shí)符(稱為器件 DNA)為每個(gè) Zynq UltraScale+ 器件編程

一個(gè) DNA 值位于可編程邏輯 (PL) 中,另一個(gè) DNA 值位于處理系統(tǒng) (PS) 中。

這兩個(gè) DNA 值是不同的,但每個(gè) DNA 都有以下屬性及讀取訪問方法。

DNA 位置 大小 不可修改(寫保護(hù)) 只讀訪問方法
PL DNA 96 位 PL DNA_PORTE2 原語(yǔ)(參見 UG974),
or
通過 FUSE_DNA 指令 (opcode[11:0]=100100110010) JTAG PL TAP。
Vivado 硬件管理器顯示 PL DNA 值。
PS DNA 96 位 PS APB(32 位)寄存器,地址:
0xFFCC100C (DNA_0)
0xFFCC1010 (DNA_1)
0xFFCC1014 (DNA_2)
SDK XilSKey_ZynqMp_EfusePs_ReadDna API 返回 PS DNA 值。

PL DNA[93:57] 位值可能與 Xilinx 編程的 PS DNA[93:57] 位值不同。

解決方案

PL DNA 建議用于通過 Xilinx 二維碼器件查找工具/請(qǐng)求識(shí)別器件的應(yīng)用,或用于依靠不可修改獨(dú)特器件標(biāo)識(shí)符的安全應(yīng)用。

實(shí)例:

如何使用附帶的 AXI_DNA 內(nèi)核從處理器訪問 PL DNA。(在 Vivado/XSDK 2018.2 中完成測(cè)試)。

1) 在 ip_repo 文件夾中提取壓縮文件附件。

pIYBAGAJ6PSAGn05AAA9BIOoLPo924.png

2) 將 ip_repo 目錄添加到資源庫(kù)中。

pIYBAGAJ6TKAKi6NAABtXFL_8fg247.png

3) 將 AXI_DNA IP 添加到模塊設(shè)計(jì)中,“運(yùn)行自動(dòng)”會(huì)其連接至處理器子系統(tǒng)并驗(yàn)證分配給 AXI DNA 的地址。

o4YBAGAJ6XCADIBYAAAQiltPH7w989.png



4) 將硬件導(dǎo)出至 XSDK,創(chuàng)建一個(gè)空項(xiàng)目并導(dǎo)入這三個(gè)文件(在 71342.zip 中附加到此答復(fù)記錄):

dna_test.c

AXI_DNA_selftest.c

AXI_DNA.h

5) 編譯,創(chuàng)建一個(gè)可引導(dǎo)的映像,觀察 UART 終端上的以下輸出:

***************************************
The PL DNA is: 400000000113746804416305
***************************************


附件

文件名 文件大小 File Type
xilinx.com_user_AXI_DNA_1.0.zip 13 KB ZIP
71342.zip 2 KB ZIP

審核編輯:何安

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AMD FPGA異步模式與同步模式的對(duì)比

    本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下,異步模式與同步模式的對(duì)比及其對(duì)時(shí)鐘設(shè)置的影響。
    的頭像 發(fā)表于 07-07 13:47 ?494次閱讀

    AMD Spartan UltraScale+ FPGA 開始量產(chǎn)出貨

    高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用 AMD 很高興宣布,Spartan UltraScale+ 成本優(yōu)化型系列的首批器件現(xiàn)已投入量產(chǎn)! 三款最小型的器件——SU10P
    的頭像 發(fā)表于 06-18 10:32 ?1190次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> FPGA 開始量產(chǎn)出貨

    AMD Vivado Design Suite 2025.1現(xiàn)已推出

    AMD Vivado Design Suite 2025.1 現(xiàn)已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項(xiàng)功能,可顯著提升 Versal SSIT 器件
    的頭像 發(fā)表于 06-16 15:16 ?551次閱讀

    Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析

    Ultrascale+采用16ns,有3個(gè)系列:Artix,Kintex,Virtex。不僅是工藝制程方面,在其他方面也存在較大改進(jìn),如時(shí)鐘資源與架構(gòu),本文將重點(diǎn)介紹Ultrascale的時(shí)鐘資源與架構(gòu),Ultrascale+
    的頭像 發(fā)表于 04-24 11:29 ?1024次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列FPGA的時(shí)鐘資源與架構(gòu)解析

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè)

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè).pdf》資料免費(fèi)下載
    發(fā)表于 12-30 14:37 ?2次下載

    針對(duì)ZYNQ+ULTRASCALE的FPGA供電的一些疑問求解答

    針對(duì)ZYNQ+ULTRASCALE的FPGA供電一些疑問(比如XCZU15EG-FFVB1156I型號(hào)): 1:這個(gè)芯片的輸出配置可以通過I2C接口進(jìn)行配置,有個(gè)疑問,就是板子在SMT貼片回來以后
    發(fā)表于 12-02 08:02

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評(píng)估套件

    Zynq UltraScale+ MPSoC 器件,具有四核 Arm? Cortex-A53、雙核 Cortex-R5 實(shí)時(shí)處理器和基于 AMD/Xilinx 16nm FinFET+ 可編程邏輯
    的頭像 發(fā)表于 11-20 15:32 ?1610次閱讀
    AMD/Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale+</b> ? MPSoC ZCU102 評(píng)估套件

    在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流

    4K UHD音視頻廣播領(lǐng)域的優(yōu)勢(shì) 1.高性能與低功耗的結(jié)合:Zynq UltraScale+ MPSoC采用了16nm FinFET工藝,集成了多核處理器和可編程邏輯,能夠在提高性能的同時(shí)降低功耗,這對(duì)
    發(fā)表于 11-01 16:56

    在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流

    協(xié)議。 3.MPSoC與VCU架構(gòu)在4K UHD音視頻廣播領(lǐng)域的優(yōu)勢(shì) 高性能與低功耗的結(jié)合 :Zynq UltraScale+ MPSoC采用了16nm FinFET工藝,集成了多核處理器和可編程邏輯
    發(fā)表于 10-14 17:42

    為Xilinx? Zynq?UltraScale?系列多處理器中的VCCINT_VCU軌供電

    電子發(fā)燒友網(wǎng)站提供《為Xilinx? Zynq?UltraScale?系列多處理器中的VCCINT_VCU軌供電.pdf》資料免費(fèi)下載
    發(fā)表于 09-25 10:54 ?0次下載
    為Xilinx? <b class='flag-5'>Zynq</b>?<b class='flag-5'>UltraScale</b>?系列多處理器中的VCCINT_VCU軌供電

    使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電

    電子發(fā)燒友網(wǎng)站提供《使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電.pdf》資料免費(fèi)下載
    發(fā)表于 09-21 11:11 ?0次下載
    使用TPS65086x PMIC為Xilinx <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b> MPSoC供電

    AMD助力勞特巴赫開發(fā)新一代TRACE32調(diào)試與跟蹤工具

    “作為調(diào)試和跟蹤工具的全球市場(chǎng)領(lǐng)導(dǎo)者,我們必須對(duì)我們的開發(fā)平臺(tái)提出最高要求。在性能、可靠性、能效和靈活性方面,AMD Zynq UltraScale+ MPSoC 是為當(dāng)今和未來要求嚴(yán)苛的客戶開發(fā)領(lǐng)先產(chǎn)品的出色解決方案?!?/div>
    的頭像 發(fā)表于 09-18 09:49 ?1125次閱讀
    AMD助力勞特巴赫開發(fā)新一代TRACE32調(diào)試與跟蹤工具

    AMD助力PlanetSpark公司開發(fā)AI邊緣盒子EdgeAI Box X7

    PlanetSpark 是一家總部位于新加坡的 AI 及物聯(lián)網(wǎng)集成商,使用 AMD 的 Zynq UltraScale+ MPSoC 器件開發(fā)了一款手掌大小的 AI 邊緣盒子 — EdgeAI
    的頭像 發(fā)表于 09-18 09:24 ?987次閱讀

    [XILINX] 正點(diǎn)原子ZYNQ7035/7045/7100開發(fā)板發(fā)布、ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2!

    7000系列芯片,核心板支持Xilinx Zynq-7035、Zynq-7045和Zynq-7100三種型號(hào)。開發(fā)板由核心板+底板組成,外設(shè)資源豐富,板載2路千兆以太網(wǎng)接口(PS+PL
    發(fā)表于 09-02 17:18

    ALINX FPGA+GPU異架構(gòu)視頻圖像處理開發(fā)平臺(tái)介紹

    Alinx 最新發(fā)布的新品 Z19-M 是一款創(chuàng)新的 FPGA+GPU 異構(gòu)架構(gòu)視頻圖像處理開發(fā)平臺(tái),它結(jié)合了 AMD Zynq UltraScale+ MPSoC(FPGA)與 NVIDIA Jetson Orin NX(GPU)的強(qiáng)大功能,能夠應(yīng)用于對(duì)圖像精準(zhǔn)度和實(shí)時(shí)
    的頭像 發(fā)表于 08-29 14:43 ?2134次閱讀