chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Zynq UltraScale+ 器件與PL DNA不同的值

電子設(shè)計(jì) ? 來源:電子設(shè)計(jì) ? 作者:電子設(shè)計(jì) ? 2022-02-08 14:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

描述

Xilinx 用兩個(gè) 96 位獨(dú)特器件標(biāo)識(shí)符(稱為器件 DNA)為每個(gè) Zynq UltraScale+ 器件編程。

一個(gè) DNA 值位于可編程邏輯 (PL) 中,另一個(gè) DNA 值位于處理系統(tǒng) (PS) 中。

這兩個(gè) DNA 值是不同的,但每個(gè) DNA 都有以下屬性及讀取訪問方法。

DNA 位置 大小 不可修改(寫保護(hù)) 只讀訪問方法
PL DNA 96 位 PL DNA_PORTE2 原語(參見 UG974),
or
通過 FUSE_DNA 指令 (opcode[11:0]=100100110010) JTAG PL TAP。
Vivado 硬件管理器顯示 PL DNA 值。
PS DNA 96 位 PS APB(32 位)寄存器,地址:
0xFFCC100C (DNA_0)
0xFFCC1010 (DNA_1)
0xFFCC1014 (DNA_2)
SDK XilSKey_ZynqMp_EfusePs_ReadDna API 返回 PS DNA 值。

PL DNA[93:57] 位值可能與 Xilinx 編程的 PS DNA[93:57] 位值不同。

解決方案

PL DNA 建議用于通過 Xilinx 二維碼器件查找工具/請求識(shí)別器件的應(yīng)用,或用于依靠不可修改獨(dú)特器件標(biāo)識(shí)符的安全應(yīng)用。

實(shí)例:

如何使用附帶的 AXI_DNA 內(nèi)核從處理器訪問 PL DNA。(在 Vivado/XSDK 2018.2 中完成測試)。

1) 在 ip_repo 文件夾中提取壓縮文件附件。

pIYBAGAJ6PSAGn05AAA9BIOoLPo924.png

2) 將 ip_repo 目錄添加到資源庫中。

pIYBAGAJ6TKAKi6NAABtXFL_8fg247.png

3) 將 AXI_DNA IP 添加到模塊設(shè)計(jì)中,“運(yùn)行自動(dòng)”會(huì)其連接至處理器子系統(tǒng)并驗(yàn)證分配給 AXI DNA 的地址。

o4YBAGAJ6XCADIBYAAAQiltPH7w989.png



4) 將硬件導(dǎo)出至 XSDK,創(chuàng)建一個(gè)空項(xiàng)目并導(dǎo)入這三個(gè)文件(在 71342.zip 中附加到此答復(fù)記錄):

dna_test.c

AXI_DNA_selftest.c

AXI_DNA.h

5) 編譯,創(chuàng)建一個(gè)可引導(dǎo)的映像,觀察 UART 終端上的以下輸出:

***************************************
The PL DNA is: 400000000113746804416305
***************************************


附件

文件名 文件大小 File Type
xilinx.com_user_AXI_DNA_1.0.zip 13 KB ZIP
71342.zip 2 KB ZIP

審核編輯:何安

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    ALINX教程分享_Zynq UltraScale+ MPSoC PYNQ3.1.2移植

    本教程在 Ubuntu22.04.1 虛擬機(jī)中安裝了 Xilinx 2024.1 的開發(fā)環(huán)境,基于該環(huán)境從源碼編譯 PYNQ 3.1.2 工程,生成能夠在 ALINX AXU15EGB 開發(fā)板上運(yùn)行的 PYNQ 系統(tǒng)鏡像。
    的頭像 發(fā)表于 11-30 16:06 ?1569次閱讀
    ALINX教程分享_<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> MPSoC PYNQ3.1.2移植

    現(xiàn)已上市:AMD Spartan UltraScale+ FPGA SCU35 評估套件——面向所有開發(fā)人員的經(jīng)濟(jì)實(shí)惠平臺(tái)

    的路徑。 該套件搭載了具備 I/O 擴(kuò)展和板卡管理功能的 Spartan UltraScale+ SU35P 器件。其還為 AMD 成本優(yōu)化型產(chǎn)品組合帶來了多項(xiàng)新進(jìn)展,并使開發(fā)人員能夠快速啟動(dòng)
    的頭像 發(fā)表于 11-27 10:52 ?162次閱讀

    算力躍升!可嵌入整機(jī)的 6U VPX 異構(gòu)高性能射頻信號處理平臺(tái) AXW23

    采用? Zynq UltraScale+ RFSoC (XCZU47DR) 與? Virtex UltraScale+ FPGA (XCVU13P) ,兩塊頂尖芯片強(qiáng)強(qiáng)聯(lián)手,各司其職
    的頭像 發(fā)表于 10-30 17:06 ?412次閱讀
    算力躍升!可嵌入整機(jī)的 6U VPX 異構(gòu)高性能射頻信號處理平臺(tái) AXW23

    Zynq MPSoC PS側(cè)PCIe高速DMA互連解決方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的項(xiàng)目中,實(shí)現(xiàn)設(shè)備間高速、低延遲的數(shù)據(jù)傳輸往往是核心需求之一。PCIe(尤其PS側(cè))結(jié)合DMA(直接內(nèi)存訪問)正是滿足這類需求的理想技術(shù)方案。
    的頭像 發(fā)表于 10-22 13:53 ?3035次閱讀
    雙<b class='flag-5'>Zynq</b> MPSoC PS側(cè)PCIe高速DMA互連解決方案

    AMD Spartan UltraScale+ FPGA的優(yōu)勢和亮點(diǎn)

    AMD Spartan UltraScale+ FPGA 集小型封裝、先進(jìn)的 I/O 功能與低功耗等優(yōu)勢于一體。該系列 FPGA 配備高速 16.3 Gb/s 收發(fā)器、內(nèi)置的外部內(nèi)存控制器以及
    的頭像 發(fā)表于 10-17 10:16 ?352次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> FPGA的優(yōu)勢和亮點(diǎn)

    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P FPGA+ZYNQ SOC 超寬帶信號處理平臺(tái)

    VPX650 是一款基于 6U VPX 系統(tǒng)架構(gòu)的 VU13P FPGA + XC7Z100 SOC 超寬帶信號處理平臺(tái),該平臺(tái)采用一片 Xilinx 的 Virtex UltraScale+
    的頭像 發(fā)表于 10-16 10:48 ?261次閱讀
    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P FPGA+<b class='flag-5'>ZYNQ</b> SOC 超寬帶信號處理平臺(tái)

    ZYNQ PS與PL數(shù)據(jù)交互方式

    ZYNQ SoC 的 PS (Processing System) 和 PL (Programmable Logic) 之間的數(shù)據(jù)交互是系統(tǒng)設(shè)計(jì)的核心。
    的頭像 發(fā)表于 10-15 10:33 ?495次閱讀
    <b class='flag-5'>ZYNQ</b> PS與<b class='flag-5'>PL</b>數(shù)據(jù)交互方式

    AMD Vivado IP integrator的基本功能特性

    我們還將帶您了解在 AMD Zynq UltraScale+ MPSoC 開發(fā)板與 AMD Versal 自適應(yīng) SoC 開發(fā)板上使用 IP integrator 時(shí),兩種設(shè)計(jì)流程之間存在的差異。
    的頭像 發(fā)表于 10-07 13:02 ?1770次閱讀
    AMD Vivado IP integrator的基本功能特性

    fpga開發(fā)板 璞致 Kintex UltraScale Plus PZ-KU3P 與 PZ-KU5P核心板與開發(fā)板用戶手冊

    Xilinx Kintex UltraScale+系列FPGA器件采用FinFET工藝,具有120萬邏輯單元、UltraRAM、100G以太網(wǎng)MAC等資源,功耗比7系列降低60%。璞致電子開發(fā)
    的頭像 發(fā)表于 09-26 10:46 ?567次閱讀
    fpga開發(fā)板 璞致 Kintex <b class='flag-5'>UltraScale</b> Plus PZ-KU3P 與 PZ-KU5P核心板與開發(fā)板用戶手冊

    璞致電子 UltraScale+ RFSoC 架構(gòu)下的軟件無線電旗艦開發(fā)平臺(tái)

    璞致電子 PZ-ZU49DR-KFB 開發(fā)板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制器,以 "ARM+FPGA 異構(gòu)架構(gòu)" 為
    的頭像 發(fā)表于 08-06 10:08 ?849次閱讀
    璞致電子 <b class='flag-5'>UltraScale+</b> RFSoC 架構(gòu)下的軟件無線電旗艦開發(fā)平臺(tái)

    【PZ-ZU15EG-KFB】——ZYNQ UltraScale + 異構(gòu)架構(gòu)下的智能邊緣計(jì)算標(biāo)桿

    璞致電子推出PZ-ZU15EG-KFB異構(gòu)計(jì)算開發(fā)板,搭載Xilinx ZYNQ UltraScale+ XCZU15EG芯片,整合四核ARM Cortex-A53、雙核Cortex-R5F
    的頭像 發(fā)表于 07-22 09:47 ?669次閱讀
    【PZ-ZU15EG-KFB】——<b class='flag-5'>ZYNQ</b> <b class='flag-5'>UltraScale</b> + 異構(gòu)架構(gòu)下的智能邊緣計(jì)算標(biāo)桿

    AMD Spartan UltraScale+ FPGA 開始量產(chǎn)出貨

    高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用 AMD 很高興宣布,Spartan UltraScale+ 成本優(yōu)化型系列的首批器件現(xiàn)已投入量產(chǎn)! 三款最小型的器件——SU10P
    的頭像 發(fā)表于 06-18 10:32 ?1981次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> FPGA 開始量產(chǎn)出貨

    Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析

    。Ultrascale+采用16ns,有3個(gè)系列:Artix,Kintex,Virtex。不僅是工藝制程方面,在其他方面也存在較大改進(jìn),如時(shí)鐘資源與架構(gòu),本文將重點(diǎn)介紹Ultrascale的時(shí)鐘資源與架構(gòu),Ultrascale+
    的頭像 發(fā)表于 04-24 11:29 ?2036次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列FPGA的時(shí)鐘資源與架構(gòu)解析

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊.pdf》資料免費(fèi)下載
    發(fā)表于 12-30 14:37 ?3次下載

    針對ZYNQ+ULTRASCALE的FPGA供電的一些疑問求解答

    針對ZYNQ+ULTRASCALE的FPGA供電一些疑問(比如XCZU15EG-FFVB1156I型號): 1:這個(gè)芯片的輸出配置可以通過I2C接口進(jìn)行配置,有個(gè)疑問,就是板子在SMT貼片回來以后
    發(fā)表于 12-02 08:02