前言
因?yàn)橥饨缈倳?huì)對(duì)電路存在或多或少的干擾,對(duì)于數(shù)字信號(hào),很可能導(dǎo)致傳輸?shù)臄?shù)據(jù)出現(xiàn)千差萬(wàn)別。
對(duì)于很多需要傳輸數(shù)據(jù)的場(chǎng)合,尤其是一些數(shù)據(jù)可能會(huì)影響一些硬件的動(dòng)作(諸如嵌入式的一些設(shè)備、機(jī)器人等),錯(cuò)誤的數(shù)據(jù)可能會(huì)帶來(lái)一些隱性風(fēng)險(xiǎn),想想都可怕。
由于本人是嵌入式相關(guān)領(lǐng)域的,平時(shí)玩的都是單片機(jī),當(dāng)然單片機(jī)的性能千差萬(wàn)別,不過(guò)很多的性能都只能說(shuō)是勉強(qiáng)夠用,畢竟成本考慮。
所以今天的校驗(yàn)算法,比較簡(jiǎn)單,但是有效,尤其是一些性能一般的硬件。
說(shuō)道今日主角:累加和校驗(yàn)算法,又名CheckSum算法。至于出處,這里就不考究了。
累加和校驗(yàn)算法的實(shí)現(xiàn)
發(fā)送方:
對(duì)要數(shù)據(jù)累加,得到一個(gè)數(shù)據(jù)和,對(duì)和求反,即得到我們的校驗(yàn)值。然后把要發(fā)的數(shù)據(jù)和這個(gè)校驗(yàn)值一起發(fā)送給接收方。
接收方:
對(duì)接收的數(shù)據(jù)(包括校驗(yàn)和)進(jìn)行累加,然后加1,如果得到0,那么說(shuō)明數(shù)據(jù)沒(méi)有出現(xiàn)傳輸錯(cuò)誤。
注意,此處發(fā)送方和接收方用于保存累加結(jié)果的類(lèi)型一定要一致,否則加1就無(wú)法實(shí)現(xiàn)溢出從而無(wú)法得到0,校驗(yàn)就會(huì)無(wú)效。
還是舉個(gè)例子:
發(fā)送方:要發(fā)送0xA8,0x50,我們使用unsigned char(8位)來(lái)保存累加和,即為0xF8(0b11111000),取反得到校驗(yàn)和為0x07(0b00000111)。然后將這三個(gè)數(shù)據(jù)發(fā)送出去。
接收方:如果接收正確,這三個(gè)數(shù)據(jù)的累加和就是(0b11111111),此時(shí)加1,則得到的結(jié)果為0(實(shí)際得到的應(yīng)該是0b100000000,但是由于是使用unsigned char(8位)來(lái)保存累加和,所以高位被截取掉,只剩下了低八位的8個(gè)0).
由上面的例子,我們可以知道算法的目的是:使累加和和校驗(yàn)值相加得到一個(gè)二進(jìn)制下每一位都是1的結(jié)果,這個(gè)結(jié)果很明顯很好處理,這種算法實(shí)現(xiàn)起來(lái)也很簡(jiǎn)單,下面給出C語(yǔ)言的代碼示例。
發(fā)送方:以下是如何得到校驗(yàn)值的代碼,結(jié)果就是我們想要的校驗(yàn)值。
接收方:輸入已包含發(fā)送發(fā)發(fā)來(lái)的校驗(yàn)值,如果函數(shù)返回的值如果是0,說(shuō)明數(shù)據(jù)正確。
責(zé)任編輯:lq
-
嵌入式
+關(guān)注
關(guān)注
5186文章
20131瀏覽量
328266 -
累加
+關(guān)注
關(guān)注
0文章
6瀏覽量
6930 -
校驗(yàn)算法
+關(guān)注
關(guān)注
0文章
5瀏覽量
6722
原文標(biāo)題:累加和校驗(yàn)算法在嵌入式中的應(yīng)用~
文章出處:【微信號(hào):gh_c472c2199c88,微信公眾號(hào):嵌入式微處理器】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
硬件循環(huán)冗余校驗(yàn)(CRC)模塊介紹
CS校驗(yàn)原理與應(yīng)用
CRC校驗(yàn)的原理和應(yīng)用
CRC校驗(yàn)的本質(zhì)和物理意義
電能質(zhì)量在線監(jiān)測(cè)裝置自診斷功能的軟件校驗(yàn)具體是如何實(shí)現(xiàn)的?
SM4算法實(shí)現(xiàn)分享(一)算法原理
AES加解密算法邏輯實(shí)現(xiàn)及其在蜂鳥(niǎo)E203SoC上的應(yīng)用介紹
針對(duì)AES算法的安全防護(hù)設(shè)計(jì)
基于E203 RISC-V的音頻信號(hào)處理系統(tǒng) -協(xié)處理器的乘累加過(guò)程
基于FPGA實(shí)現(xiàn)FOC算法之PWM模塊設(shè)計(jì)
基于FPGA的壓縮算法加速實(shí)現(xiàn)
用TXT編輯器打開(kāi)十六進(jìn)制文件,如何知道校驗(yàn)和值?
相位累加器的實(shí)現(xiàn)原理
基于Verilog語(yǔ)言實(shí)現(xiàn)CRC校驗(yàn)

累加和校驗(yàn)算法的實(shí)現(xiàn)
評(píng)論