chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何理解和使用做FPGA設(shè)計(jì)時的過約束?

FPGA之家 ? 來源:邏輯空間 ? 作者:邏輯空間 ? 2021-03-29 11:56 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

有人希望能談?wù)勗谧?a target="_blank">FPGA設(shè)計(jì)的時候,如何理解和使用過約束。我就以個人的經(jīng)驗(yàn)談?wù)劊?/p>

什么是過約束;

為什么會使用過約束;

過約束的優(yōu)點(diǎn)和缺點(diǎn)是什么;

如何使用過約束使自己的設(shè)計(jì)更為健壯。

什么是過約束(overconstraint)

所謂過約束,就是給目標(biāo)時鐘一個超過其設(shè)定運(yùn)行頻率的約束。比如實(shí)際運(yùn)行的時鐘頻率是100MHz,我們在給這個時鐘添加約束的時候,要求它能運(yùn)行在120MHz。

為什么會使用過約束

通常在兩種情況下,我們可能會使用過約束。

第一種情況,F(xiàn)PGA的時序報(bào)告不準(zhǔn)確,為了確保邏輯的實(shí)際運(yùn)行頻率能滿足要求,做過約束來保留設(shè)計(jì)余量。

FPGA的時序報(bào)告是基于FPGA的時序模型計(jì)算出來的,時序模型來源于實(shí)驗(yàn)室的測試和對生產(chǎn)過程的嚴(yán)格控制,是要充分考慮PVT(Process,Voltage,Temperature)的影響計(jì)算出來的。對比較成熟的FPGA廠家來說,研發(fā),生產(chǎn),測試都有標(biāo)準(zhǔn)流程控制,這一部分的數(shù)據(jù)還是比較可靠的。如果是新的廠家,大家可能要做好時序模型不準(zhǔn)確的心理準(zhǔn)備。在工藝不變的情況下,信號的傳輸,翻轉(zhuǎn)速率隨電壓,溫度的變化而變化。一般來說,溫度越低,電壓越高,信號的傳輸,翻轉(zhuǎn)越快,反之越慢。而FPGA的設(shè)計(jì)軟件在做STA的時候,往往是根據(jù)最差的工作條件下的(Worst Case)給出的。所以我們會看到這樣的現(xiàn)象,時序報(bào)告顯示的時序是不滿足設(shè)計(jì)要求的,但邏輯運(yùn)行到FPGA上功能又是正常的。這是因?yàn)镕PGA的實(shí)際運(yùn)行條件要比Worst Case好,實(shí)際的時序也優(yōu)于報(bào)告的結(jié)果。如果是這種情況,可以不考慮使用過約束。

第二種情況,對某些關(guān)鍵的時鐘域,時序不太容易滿足,施加一個更高的時鐘約束,以期望軟件能跑出一個滿意的結(jié)果。如果是這種情況,需要注意的是EDA軟件在做布局布線的時候,會根據(jù)邏輯功能和時鐘頻率分配布局布線資源。過約束加的不合理,會造成非關(guān)鍵路徑占用有限的布局布線資源,反而會使布局布線的結(jié)果更差。所以在做過約束的時候,要根據(jù)你的設(shè)計(jì)合理設(shè)置,不能簡單的把所有時鐘都做過約束。

過約束的優(yōu)點(diǎn)和缺點(diǎn):

過約束的優(yōu)點(diǎn)顯而易見,會讓的設(shè)計(jì)運(yùn)行的余量更大。缺點(diǎn)除了我們上面討論的,如果在你的設(shè)計(jì)里面有跨時鐘域的信號傳遞,而你沒有對跨時鐘域的路徑做約束,軟件在分析跨時鐘域的delay的時候,由于變成過約束后,源時鐘和目的時鐘的頻率相關(guān)性變化了,這部分的delay約束就變成了無限小,布局布線更困難了。這是我們在做過約束設(shè)計(jì)的時候要特別注意的。

過約束還有一個問題是,比如你的設(shè)計(jì)頻率是100MHz,添加的約束是120MHz。那么在做STA的時候,軟件還是按照120MHz來分析。即使你的布局布線的時序結(jié)果是119MHz,已經(jīng)滿足設(shè)計(jì)要求,但在時序報(bào)告上,還會顯示時序不滿足。這給我們的時序分析帶來一些麻煩。

如何使用過約束使自己的設(shè)計(jì)更為健壯

在使用過約束的時候,一般情況下,以增加20%-30%為宜,太大的余量并沒有太大的意義。如果該時鐘有跨時鐘域的操作,一定要通過專門的約束(Multicycle或max delay)在明確定義這部分的延時要求。

Lattice的設(shè)計(jì)軟件中,為了配合過約束的使用,增加的一個PAR_ADJ屬性:

FREQUENCY NET“sys_clk” 100.000000 MHz PAR_ADJ 20.000000 ;

這樣的約束會告訴軟件,用100+20=120MHz做布局布線的時候,而用100MHz的約束來做STA,這樣就不會發(fā)生我們前面遇到的困擾了。

GUI的界面是這樣的:

8f86a574-8ecc-11eb-8b86-12bb97331649.png

原文標(biāo)題:FPGA的過約束

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1659

    文章

    22365

    瀏覽量

    633017

原文標(biāo)題:FPGA的過約束

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    vivado中常用時序約束指令介紹

    在vivado中,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發(fā)表于 01-20 16:15 ?61次閱讀

    輸入引腳時鐘約束_Xilinx FPGA編程技巧-常用時序約束詳解

    基本的約束方法 為了保證成功的設(shè)計(jì),所有路徑的時序要求必須能夠讓執(zhí)行工具獲取。最普遍的三種路徑以及異常路徑為: 輸入路徑(Input Path),使用輸入約束 寄存器到寄存器路徑
    發(fā)表于 01-16 08:19

    精準(zhǔn)計(jì)時與低功耗的完美融合

    實(shí)時時鐘(RTC)模塊,憑借其內(nèi)置高品質(zhì)晶體振蕩器(XTAL),在低功耗設(shè)計(jì)、高精度計(jì)時及系統(tǒng)集成簡化方面表現(xiàn)卓越。這些模塊不僅支持基礎(chǔ)計(jì)時功能,還通過豐富的擴(kuò)展特性(如報(bào)警觸發(fā)、事件時間戳記
    的頭像 發(fā)表于 01-07 08:58 ?89次閱讀
    精準(zhǔn)<b class='flag-5'>計(jì)時</b>與低功耗的完美融合

    開源RISC-V處理器(蜂鳥E203)學(xué)習(xí)(二)修改FPGA綜合環(huán)境(移植到自己的Xilinx FPGA板卡)

    1.簡述 首先感謝芯來開源了蜂鳥E203 risc-v處理器,提供了比較完整的工程環(huán)境、配套的軟硬件。但是配套的FPGA板卡實(shí)在太貴,對于自費(fèi)學(xué)習(xí)的來說是不小的學(xué)習(xí)成本,而且我也認(rèn)為完備環(huán)境
    發(fā)表于 10-31 08:46

    時序約束問題的解決辦法

    Time 是否滿足約束。 我們要留意的是 WNS 和 WHS 兩個數(shù)值,如果這兩個數(shù)值為紅色,就說明時序不滿足約束。下面將解釋怎么解決這個問題。 1. Setup Time 違例 Setup
    發(fā)表于 10-24 09:55

    關(guān)于綜合保持時間約束不滿足的問題

    1、將 nuclei-config.xdc 和 nuclei-master.xdc 加入到項(xiàng)目工程中,綜合得到時序約束報(bào)告如下: 保持時間約束不滿足,分析原因,發(fā)現(xiàn)所有不滿足均出現(xiàn)在
    發(fā)表于 10-24 07:42

    蜂鳥e203移植fpga上如何修改約束文件

    第一步:我們先導(dǎo)入官方網(wǎng)站中蜂鳥e203的代碼提供的e203添加進(jìn)去,并加入ddr200T中的 src.文件中的system.v文件并加入約束文件(constrs文件夾之中
    發(fā)表于 10-24 07:18

    保險絲 vs. 壓敏電阻:流與壓保護(hù)選型及應(yīng)用

    保險絲與壓敏電阻:流與壓保護(hù)在進(jìn)行電路設(shè)計(jì)時,流(Overcurrent)與壓(Overvoltage)是必須解決的兩個基本問題。保
    的頭像 發(fā)表于 09-17 11:53 ?777次閱讀
    保險絲 vs. 壓敏電阻:<b class='flag-5'>過</b>流與<b class='flag-5'>過</b>壓保護(hù)選型及應(yīng)用

    技術(shù)資訊 I 圖文詳解約束管理器-差分對規(guī)則約束

    本文要點(diǎn)你是否經(jīng)常在Layout設(shè)計(jì)中抓瞎,拿著板子無從下手,拿著鼠標(biāo)深夜狂按;DDR等長沒做好導(dǎo)致系統(tǒng)不穩(wěn)定,PCIe沒設(shè)相位容差造成鏈路訓(xùn)練失敗……這些都是血淚教訓(xùn),關(guān)鍵時刻需要靠約束管理器救命
    的頭像 發(fā)表于 08-08 17:01 ?1086次閱讀
    技術(shù)資訊 I 圖文詳解<b class='flag-5'>約束</b>管理器-差分對規(guī)則<b class='flag-5'>約束</b>

    PCB Layout 約束管理,助力優(yōu)化設(shè)計(jì)

    本文重點(diǎn)PCBlayout約束管理在設(shè)計(jì)中的重要性Layout約束有助避免一些設(shè)計(jì)問題設(shè)計(jì)中可以使用的不同約束在PCB設(shè)計(jì)規(guī)則和約束管理方面,許多設(shè)計(jì)師試圖采用“一刀切”的方法,認(rèn)為同
    的頭像 發(fā)表于 05-16 13:02 ?952次閱讀
    PCB Layout <b class='flag-5'>約束</b>管理,助力優(yōu)化設(shè)計(jì)

    PCB走線寬度1mm1A電流的依據(jù)是什么

    在做PCB設(shè)計(jì)時,如果有大電流,就需要針對不同的電流值設(shè)計(jì)對應(yīng)的線寬,以前老師傅給的建議是1mm線寬1A電流,按這個估算就可以。
    的頭像 發(fā)表于 05-07 10:15 ?3270次閱讀
    PCB走線寬度1mm<b class='flag-5'>過</b>1A電流的依據(jù)是什么

    FPGA時序約束之設(shè)置時鐘組

    Vivado中時序分析工具默認(rèn)會分析設(shè)計(jì)中所有時鐘相關(guān)的時序路徑,除非時序約束中設(shè)置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組中時鐘的時序路徑,使用set_false_path約束則會雙向忽略時鐘間的時序路徑
    的頭像 發(fā)表于 04-23 09:50 ?1141次閱讀
    <b class='flag-5'>FPGA</b>時序<b class='flag-5'>約束</b>之設(shè)置時鐘組

    國產(chǎn)FPGA往事

    多多指點(diǎn)和提建議。但是今天我更想和大家聊的是國產(chǎn)FPGA和我在國產(chǎn)FPGA這個圈子里經(jīng)歷的很多有趣的事情,雖然網(wǎng)上分析國產(chǎn)FPGA或者國產(chǎn)半導(dǎo)體的崛起原因很多,但是更多的還是歷史的機(jī)
    的頭像 發(fā)表于 04-14 09:53 ?688次閱讀
    國產(chǎn)<b class='flag-5'>FPGA</b>往事

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要創(chuàng)建xdc文件設(shè)置時序約束。時序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建
    的頭像 發(fā)表于 03-24 09:44 ?4663次閱讀
    一文詳解Vivado時序<b class='flag-5'>約束</b>

    【國產(chǎn)FPGA必備教程】——紫光同創(chuàng)FPGA圖像視頻教程,適用于小眼睛FPGA盤古全系列開發(fā)板

    案例、時序約束及收斂方法等,教程內(nèi)容豐富,從入門到應(yīng)用提高,覆蓋紫光同創(chuàng)FPGA開發(fā)全流程,教程適用于小眼睛科技盤古系列、泰坦系列全開發(fā)套件。目前,小眼睛科技基于FPGA賽事配套紫光同創(chuàng)FPG
    發(fā)表于 02-19 15:44