小到街頭巷尾的五十歲老阿姨，大到中美貿(mào)易戰(zhàn)，我們總能聽到10nm、7nm甚至是3nm的各種討論，這個股票買了一臺光刻機就能漲20%，那家公司有著一臺ASML的光刻機就能直接從武漢政府搞到幾百億，似乎一個微小的長度單位帶著神奇的杠桿，可以撬動整個科技的地球。今天就來和大家聊一聊nm這個單位，為啥和芯片發(fā)展掛了鉤，又為啥有一種卻不談制程，只談“高度”呢?

從摩爾定律說起

眾所周知，芯片內(nèi)部擁有者數(shù)以億計的晶體管數(shù)量，很大程度上晶體管數(shù)決定著計算的速度，所以每個晶體管體積越小，那么在指甲大小的芯片內(nèi)就能塞進去越多，于是戈登·摩爾在研究制程好久后，說出了一個影響至今的豪言壯語：

早在1965年Intel創(chuàng)始人之一的摩爾說出了這句話(并于1975年修改為每兩年)，一直影響到了今天。當然最近似乎遇到了瓶頸，因為制程再往下開發(fā)就遇到了工藝和設備的瓶頸，而這也是各個大廠群雄逐鹿的超級賽道，誰家能量產(chǎn)新的制程3nm甚至是1nm，誰就能有更多的話語權。

關于芯片制造工藝流程我相信有很多文章已經(jīng)說得很清楚了，而且?guī)缀跛械?D芯片都想要更先進的工藝節(jié)點，因為性能應該是用戶買賬的最重要指標。所以用于蝕刻的光的波長和線寬，會決定著芯片的工藝，也就決定著芯片的性能。我們可以理解為在一個米粒上畫清明上河圖，我們要畫清楚每個人物的面部表情就需要有更細的筆，更精確的畫圖水平，那制程也是如此，要在mm大小的芯片上雕刻數(shù)億個晶體管，就要有更精細的光刻工藝。

3D NAND又為何不談呢

我們聊了那么多5nm 3nm 那為何NAND這種卻不談制程，光說多少層呢?其實這個是由于芯片功能和結構不同導致的另一種解決方案，起初人們開發(fā)了2D NAND，在一個平面上做了大量的memory cell 然后不斷的提升制程從65nm到42nm再到1Ynm和1Znm，似乎再往下就沒了音訊，其實不是不開發(fā)了，而是人們發(fā)現(xiàn)我們可以3D起來，可以向蓋高樓一樣把原本一層層的豎的堆疊起來，于是層數(shù)變成了各大廠商的新的研究方向。

從2015年各家大廠紛紛擁有自家的NAND方案，32層、64層到現(xiàn)在的128層各家的技術都在突飛猛進，而每層在光刻線寬還保留在2D時代的10+nm，主要是其本身性質決定的。NAND本質是存儲器件，其本身沒有CPU和RAM那樣的高速計算和運行，所以本身沒有特別大功耗和熱量，每個單元雖然在芯片中間，但是不至于熱量散不出去，而且也沒有其他的問題，所以就像蓋樓一樣，層數(shù)多就是容量大就完事了。

從各家的技術路線圖可以看出，幾乎每年都有各家層數(shù)翻倍的情況，并且還有SLC、MLC等技術加持，讓每個數(shù)據(jù)的單位成本進一步縮減。遙想十年前，我們1個G的固態(tài)都要10元甚至更貴，但是現(xiàn)在幾乎都到了1元1個G了。

那為何CPU芯片不做成3D呢

那有些小伙伴問了，多一層就等于翻了一倍，那我們還研究啥制程了，直接3D CPU和RAM就行了。是的，各家其實很早就在研究3D堆疊了，但是由于CPU這種元件發(fā)熱量實在太大，我們家用的抖需要巨大的散熱片和風扇來散熱，而且動不動就是過熱降頻，所以做成3D其散熱會有大問題。

另一方面在3D NAND的工藝中，其良率也是一個大瓶頸，如果在本來3nm的基礎上還要再來3D堆疊的工藝，我相信其技術難度應該是目前人類的極限了。所以Intel和AMD等等大廠不是沒有做，只是目前的材料和工藝還不足以支持3D，不過倒是有另一種方案是將CPU和SRAM、DRAM堆疊到一起。

(圖源：來自google搜索，侵刪)

如上圖所示是AMD將HBM2的四層 DRAM die和CPU堆疊到一個interposer，這個又被業(yè)內(nèi)稱為：2.5D結構，其將DRAM和CPU距離縮減了非常多，并且其封裝空間縮小了50%。但是在市場看來其散熱和功率傳輸是一個嚴重問題，目前看來這套方案雖然給業(yè)界帶來了新的思路，但是其引來的各種問題還需要革命性的突破才能破解。

結語

芯片設計和制造本沒有一蹴而就也沒有彎道超車，更談不上我們投入了就一定會有回報，科學研究其實是一個不斷探索的過程。在科學的前沿大家都是摸著石頭過河，新的技術會帶來變革也會有新的需要解決的問題，或許我們一時還摸不著頭腦，但是我相信隨著各種技術的迭代更新終有一日會有著更快更強的芯片。

原文標題：只談納米不談制程的芯片，究竟是不是耍流氓？

文章出處：【微信公眾號：傳感器技術】歡迎添加關注！文章轉載請注明出處。

責任編輯:haq