最近有幾個熱點事件發(fā)生了，好像都跟CXL有關，小編前年也關注到這一點了，可以看下這篇文章“CXL高速互連技術成員數已從9名增加到33名”

美光退出3D Xpoint，移至CXL

首先第一件事大家有目共睹，那就是美光退出3D Xpoint，移至CXL。美光科技正在退出曾經有希望的3D Xpoint非易失性存儲器市場，而是隨著帶寬需求的飆升，將其數據中心的工作重點放在新興的Compute Express Link接口上。

美光公司總裁兼首席執(zhí)行官Sanjay Mehrotra本周表示，這家內存制造商將停止3D Xpoint的開發(fā)，并將“研發(fā)投入重新分配”到基于新興的CPU內存行業(yè)標準接口Compute Express Link（CXL）的新內存產品上。

美光在解釋其停止3D Xpoint開發(fā)和制造的決定時指出，由于對內存容量和速度的限制將通過兩種技術解決：高帶寬內存（HBM）和CXL結構，因此未來對3D XPoint芯片的需求將不足。

美光的退出標志著3D Xpoint技術的轉折點。盡管英特爾通過其Optane持久性內存系列將其內存技術版本提高了一倍，但美光科技卻開始采用旨在緩解數據中心瓶頸的新興CXL標準。言外之意，美光可以將其針對Xpoint開發(fā)的相變存儲處理技術改編為CXL，并且CXL旨在處理異構存儲器體系結構。

SK hynix CEO演講提到CXL

僅次于三星的全球第二大內存制造商SK Hynix的首席執(zhí)行官曾暗示RAM和CPU的合并以及Compute Express Link標準的興起。

首席執(zhí)行官Seok-Hee Lee在電氣和電子工程師協會的國際可靠性物理研討會（IRPS）上發(fā)表了主題演講，他對存儲器的未來以及依賴它的行業(yè)發(fā)表了自己的見解。演講中并且還暗示蘋果公司正在采用其M1設計將CPU，內存和更多功能整合到同一芯片上。

Seok-Hee Lee說：“我們正在改進DRAM和NAND每個領域的技術發(fā)展所需的材料和設計結構，并逐步解決可靠性問題。如果以此為基礎成功地對平臺進行創(chuàng)新，那么將來可以實現低于10納米（nm）的DRAM工藝，并可以堆疊600多個NAND層?！?/p>

Astera Labs 發(fā)布CXL產品

數據的爆炸式增長以及諸如人工智能和機器學習之類的特殊工作負載的主流化，要求專用的加速器與同一主板或同一機架內的通用CPU并排工作，同時共享一個公共的內存空間。CXL 2.0互連對于啟用此類緩存一致的系統拓撲。

作為CXL聯盟的早期成員，Astera Labs發(fā)布了最新的CXL和PCIe連接解決方案，這對于實現云中人工智能的全部潛力至關重要，也開創(chuàng)了真正改變技術格局的專用解決方案。

Untether AI發(fā)布tsunAImi卡

一家名為Untether AI的加拿大初創(chuàng)公司已經構建了tsunAImi，這是一種PCIe卡，其中包含四個runA1200芯片，這些芯片將內存和分布式計算結合在一個裸片中。

tsunAImi卡最終會掛接到支持PCIe Gen 5的Compute Express Link（CXL）上，并因此提供一個共享的資源池，以加速AI處理。

Untether卡將微小的PE（處理元件）分布在整個SRAM中，計算被轉移到數據中，這些PE不是通用CPU。它們旨在加速特定類別的AI處理。我們可以設想一個專用的AI系統，該系統具有一個主機CPU，該主機CPU通過PCIe總線控制加載到tsunAImi卡中的事物和數據，以進行相對即時的處理，而幾乎不需要將數據移入PE的額外數據移動。

Untether設想將其tsunAImi卡用于加速各種AI工作負載，例如基于視覺的卷積網絡，用于自然語言處理的注意力網絡以及用于金融應用的時間序列分析。

總結

可以看到很多存儲廠商都在基于CXL上面做文章，借用Google的資深工程師Roland Dreier的推文總結下：“ 將來的內存層次結構，其中CPU具有HBM封裝，而另一層CXL連接的則是RAM，其中DDR總線將消失”

有人說CXL僅對“直接訪問Host主存處理數據，或者Host直接訪問設備存儲器處理數據”模式的場景有提速作用，對于原本就必須進行數據拷貝之后本地處理的場景基本無效，看了這么多案例，你對CXL的前景和發(fā)展怎么看？

原文標題：Compute Exchange Link（CXL）為什么這么火？

文章出處：【微信公眾號：存儲社區(qū)】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq