棒女郎,情侣很爽网站,JK白丝粉嫩下面自慰喷白浆

收發(fā)器

英特爾 Stratix 10 FPGA 和 SoC 引入了創(chuàng)新的異構(gòu) 3D 系統(tǒng)級封裝 (SiP) 收發(fā)器，開啟了收發(fā)器技術(shù)的新時代。收發(fā)器塊使用系統(tǒng)級封裝集成技術(shù)組合了單片可編程內(nèi)核架構(gòu)，以滿足幾乎所有細(xì)分市場日益增長的系統(tǒng)帶寬需求。收發(fā)器塊大幅度增加了 FPGA 的收發(fā)器通道數(shù)量，而且沒有犧牲易用性。

英特爾 Stratix 10 收發(fā)器變體表

英特爾 Stratix 10 收發(fā)器亮點

特性	功能
芯片至芯片數(shù)據(jù)速率	多種數(shù)據(jù)速率支持各種業(yè)界標(biāo)準(zhǔn)。英特爾 Stratix 10 設(shè)備包含三種通道類型： GX 通道，數(shù)據(jù)速率高達(dá) 17.4 Gbps。 GXT 通道，數(shù)據(jù)速率高達(dá) 28.3 Gbps。 GXE 通道，數(shù)據(jù)速率高達(dá) 57.8 Gbps。 GXP 通道，數(shù)據(jù)速率高達(dá) 16 Gbps。
背板支持	驅(qū)動背板，包括 10GBASE-KR 和 802.3bj 合規(guī)性，數(shù)據(jù)速率高達(dá) 58 Gbps，無需外部重新計時器。
光模塊支持	SFP+/SFP，XFP, CXP，QSFP/QSFP28，CFP/CFP2/CFP4，QSFP-DD。
線纜驅(qū)動支持	SFP+ 直接連接、線纜承載 PCIe、eSATA。
傳輸預(yù)加重	傳輸預(yù)加重和去加重，可補償系統(tǒng)通道損耗。
自適應(yīng)連續(xù)時間線性均衡 (CTLE)	自適應(yīng)線性均衡，補償系統(tǒng)通道損耗
自適應(yīng)決策反饋均衡 (DFE)	在出現(xiàn)交叉串?dāng)_和噪音的環(huán)境中，完全自適應(yīng) DFE 可均衡背板通道損耗。
可變增益放大器 (VGA)	寬帶放大器，最大限度擴大了輸入動態(tài)范圍。
英特爾 FPGA 數(shù)字自適應(yīng)參數(shù)調(diào)整	自動調(diào)整所有鏈路均衡參數(shù)（包括 CTLE、DFE 和 VGA 模塊）的所有數(shù)字自適應(yīng)引擎提供了最優(yōu)鏈路余量，而且不會影響用戶邏輯。
高精度信號完整性校準(zhǔn)引擎 (PreSICE)	第二代增強校準(zhǔn)引擎在上電時可迅速校準(zhǔn)所有收發(fā)器電路，實現(xiàn)了最佳信號完整性。
ATX 發(fā)送鎖相環(huán) (PLL)	具有從 1 Gbps 到 30 Gbps 的連續(xù)調(diào)整范圍的超低抖動 LC（電感電容）發(fā)送 PLL，覆蓋了多種標(biāo)準(zhǔn)和專有協(xié)議。
時鐘復(fù)用 PLL (CMU PLL)	適用于多速率應(yīng)用的基于環(huán)形振蕩器的發(fā)送時鐘源。
分段式 PLL	片上分段式頻率合成器，替代了板上晶體振蕩器，并降低了系統(tǒng)成本。
數(shù)字輔助混合時鐘數(shù)據(jù)恢復(fù) (CDR)	優(yōu)異的抖動容限，可快速鎖定且具有獨立通道 PLL。
芯片儀表 — Eye Viewer 和抖動余量工具	非置入式、高分辨率眼圖監(jiān)視 (Eye Viewer) 功能，簡化了主板開發(fā)、調(diào)試和診斷
硬核 IP	硬核 PCIe* Gen1，2，3，4 和 Gen4 x 16 支持，10/25/100GE MAC，PCS，RS-FEC 和 KP-FEC。

原文標(biāo)題：開啟收發(fā)器技術(shù)新時代，英特爾?Stratix?10 FPGA亮點全梳理

文章出處：【微信公眾號：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。舉報投訴