隨著集成電路工藝的發(fā)展，基準(zhǔn)電流源模塊廣泛應(yīng)用于模擬及數(shù)?；旌?a target="_blank">信號諸多領(lǐng)域。在過去的十幾年里，微機(jī)電系統(tǒng)（MEMS）技術(shù)的研究與發(fā)展為基準(zhǔn)電流源模塊帶來新的市場和設(shè)計挑戰(zhàn)。從MEMS發(fā)展的總體水平看，許多關(guān)鍵技術(shù)已經(jīng)突破，正處于從實(shí)驗(yàn)室研究走向?qū)嵱没?、產(chǎn)業(yè)化階段。

我國的微系統(tǒng)研究在基礎(chǔ)研究和相關(guān)技術(shù)方面都取得了一些有特色的成果［1］，其中MEMS傳感器技術(shù)發(fā)展尤為迅速?；诖?，本文提出一種可用于MEMS氣體傳感器的基準(zhǔn)電流源設(shè)計方案，該方案能夠滿足MEMS傳感器技術(shù)條件下的低溫度漂移、高電源抑制比（PSRR）的特點(diǎn)。

1 基準(zhǔn)電流源原理分析

1.1 Widlar型基準(zhǔn)電流源小信號建模

Widlar型基準(zhǔn)電流源如圖1所示［2］，由于Q1、M4采用二極管連接的方式，故可分別用一個電阻表示；M3、M5可分別用一個電壓控制電流源與電阻并聯(lián)表示。由BJT小信號模型可知，Q2可用一個等效的電壓控制電流源與等效電阻并聯(lián)表示［3］，Widlar型基準(zhǔn)電流源小信號模型如圖2所示。

由于V2的電壓受自偏置結(jié)構(gòu)影響，內(nèi)部存在的反饋環(huán)路能夠保持電壓穩(wěn)定，從而由圖1電路可以得到一個穩(wěn)定電流。圖2中，g′m2為Q2和R的等效跨導(dǎo)，R′為Q2和R的輸出電阻。由電路等效理論可知：

其中，由于分母是1減去環(huán)路增益，可得到該電路中存在的反饋為正反饋。理論上只有越小的環(huán)路增益才能獲得更小的閉環(huán)增益，根據(jù)上述理論分析，為了獲得具有高電源抑制能力的電流源且電路穩(wěn)定，本設(shè)計采取更改反饋屬性以增大環(huán)路增益。

1.2 高階曲率補(bǔ)償理論分析

電流源溫度系數(shù)補(bǔ)償電路目前應(yīng)用較為廣泛的是利用Widlar核心電路產(chǎn)生PTAT電流，BJT的BE結(jié)產(chǎn)生負(fù)溫度系數(shù)電流，再由兩者互相補(bǔ)償，產(chǎn)生基準(zhǔn)電流Iref［4］。電流補(bǔ)償如圖3所示。

BJT中BE結(jié)電流方程為：

2 具體電路實(shí)現(xiàn)

圖4為基準(zhǔn)電流源設(shè)計電路。如不加說明，則認(rèn)為所有PMOS管襯底接電源電壓；所有NMOS管襯底接地電壓。圖中，C、D部分為基準(zhǔn)電流核心電路，C部分產(chǎn)生IPTAT。依據(jù)上述基準(zhǔn)電流源原理分析，在Widlar電流源框架下通過斷開Q1的二極管連接，加入運(yùn)算放大器并改變反饋屬性以提高反饋系數(shù)。為了降低電路的復(fù)雜度，加入單級差分運(yùn)放。D部分為產(chǎn)生IV和INL實(shí)現(xiàn)電路，

3 仿真與討論

本文設(shè)計方案經(jīng)由SMIC 0.35 μm BICMOS工藝、Hspice驗(yàn)證仿真，Cscope圖形查看軟件綜合。

圖5為Widlar型基準(zhǔn)電流源反饋環(huán)路不同增益下基準(zhǔn)電流PSRR曲線。由圖5可以看出，在反饋環(huán)電路中添加運(yùn)算放大器時，PSRR為144.07 dB；未添加運(yùn)算放大器時，PSRR為134.37 dB。

圖6為基準(zhǔn)電流源溫度特性曲線。溫度變化范圍為-30 ℃～100 ℃，基準(zhǔn)電流平均值為15.394 μA，電流變化范圍為24.833 nA，基準(zhǔn)電流溫度系數(shù)為12.4 ppm/℃。

將本文設(shè)計方案與部分參考文獻(xiàn)主要參數(shù)進(jìn)行比較，結(jié)果見表1［5-7］。從表1可見，該基準(zhǔn)電流源具備良好的性能指標(biāo)，可應(yīng)用于MEMS傳感器系統(tǒng)的高PSRR和低溫度系數(shù)環(huán)境中。

參考文獻(xiàn)

［1］ 莫錦秋，梁慶華，汪國寶，等。微機(jī)電系統(tǒng)設(shè)計與制造［M］。 北京：化學(xué)工業(yè)出版社，2004.

［2］ ALLEN P E，HOLBERG D R.CMOS模擬集成電路設(shè)計［M］。北京：電子工業(yè)出版社，2005.

［3］ GIUSTOLISI G，PALUMBO G.Analysis of power supply noise attenuation in a PTAT current source［C］.IEEE Int Symp on Circuits and Systems.Phoenix，USA，2002.

［4］ 畢查德·拉扎維。模擬CMOS集成電路設(shè)計［M］。西安：西 安交通大學(xué)出版社，2002.

［5］ FIORI，CROVETTI P S.A new compact temperature-compensation CMOS current reference［J］.IEEE Trans.Circuits SystemⅡ，2005，52（11）：724-728.

［6］ DANAIE M，LOTFI R.A low-voltage high-PSRR CMOS PTAT & constant-gm reference circuit［J］.IEEE Trans. Circuits SystⅡ，2005，2（8）：1807-1810.

［7］ 孟少鵬。數(shù)字電視調(diào)諧器中基準(zhǔn)電流源的設(shè)計［J］。計算機(jī)技術(shù)與應(yīng)用進(jìn)展，2006，3（7）：584-587.

編輯：jq