chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用ADS仿真軟件輔助進(jìn)行DDR的電路仿真?

是德科技KEYSIGHT ? 來源:是德科技KEYSIGHT ? 作者:是德科技KEYSIGHT ? 2021-05-17 09:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

前言

上文中,我們介紹了DDR芯片的物理層及協(xié)議測試,本文我們繼續(xù)給大家揭秘如何利用是德科技ADS仿真軟件輔助進(jìn)行DDR的電路仿真,驗(yàn)證和分析。

是德科技ADS簡介

是德科技PathWave Advanced Design System (ADS) 是一款最可信賴的仿真、驗(yàn)證和分析解決方案,通過特有的電磁及DDR總線仿真器,精確提取完整鏈路的特性,表征從controller到memory的性能結(jié)果。幫助工程師減少設(shè)計(jì)風(fēng)險(xiǎn),減少迭代次數(shù)。

ADS主要特性:

通過DDR Sim和Transient兩種仿真器,獲得眼圖和時(shí)域波形等影響。

通過優(yōu)化過的仿真界面,簡化仿真流程,幫助工程師快速搭建仿真結(jié)構(gòu)。

通過SIPro,快速準(zhǔn)確的提取PCB電磁參數(shù)。

通過CILD和Via Designer,獲得前仿真模型??焖俚玫絣ayout約束條件。

準(zhǔn)確獲得抖動(dòng),串?dāng)_,噪聲等因素的影響。

DDR應(yīng)用設(shè)計(jì)流程

ADS非常適用于DDR相關(guān)應(yīng)用的設(shè)計(jì),通過特有的電磁及DDR總線仿真器,精確提取完整鏈路的特性,表征從controller到memory的性能結(jié)果,減少設(shè)計(jì)風(fēng)險(xiǎn)及迭代次數(shù)。

采用ADS的設(shè)計(jì)流程如下所示:

e8ec6900-b4d8-11eb-bf61-12bb97331649.png

圖:是德科技DDR相關(guān)應(yīng)用設(shè)計(jì)流程示意

在上圖中所示的各個(gè)流程中,ADS均具備獨(dú)特的優(yōu)勢,如下我們?yōu)榇蠹曳謩e介紹:

芯片AMI建模:

ADS Memory Designer中內(nèi)置了專門用于DDR5的AMI模型的創(chuàng)建模塊。通過向?qū)降慕缑?,將均衡?a href="http://www.brongaenegriffin.com/v/tag/2562/" target="_blank">算法自動(dòng)生成AMI模型。

前仿真模型設(shè)計(jì)

ADS CILD是可以參數(shù)化生成傳輸線模型,支持差分,單端,寬邊耦合等的微帶線,帶狀線以及共面波導(dǎo)。

通過分析功能可以快速對設(shè)置好的傳輸線進(jìn)行EM仿真,獲得阻抗,損耗,反射,延時(shí)等信息。通過優(yōu)化功能,預(yù)設(shè)目標(biāo)阻抗。通過軟件直接自動(dòng)對某一參數(shù)進(jìn)行優(yōu)化,獲得滿足目標(biāo)阻抗要求的結(jié)果。通過掃描功能,對多個(gè)參數(shù)進(jìn)行掃描,獲得不同參數(shù)影響下的傳輸線特性。通過統(tǒng)計(jì)功能,將工藝誤差等因素考慮其中,仿真獲得誤差影響下的傳輸線特性,可用于良率分析以及誤差控制。

而設(shè)計(jì)的結(jié)果可以生成模型用于ADS原理圖仿真,驗(yàn)證整體通道特性,同時(shí),也可以保留參數(shù)變量用于ADS原理圖中參數(shù)掃描。

Via Designer可以通過參數(shù)化,生成過孔模型,支持單端,差分等各類通孔,盲孔,埋孔,微孔,支持背鉆功能及過孔陣列。通過FEM算法獲得過孔S參數(shù)及TDR信息,也可以一鍵調(diào)用EMPro并自動(dòng)生成對應(yīng)三維模型,用于后續(xù)更為復(fù)雜的編輯及仿真。

其通過參數(shù)化建模,大大節(jié)約過孔建模所需時(shí)間。而通過FEM仿真,可以得到十分精確的過孔S參數(shù)和TDR結(jié)果。同時(shí),通過預(yù)設(shè)配置信息,簡化仿真設(shè)置步驟。仿真結(jié)果可以生成模型用于ADS原理圖仿真,驗(yàn)證整體通道特性,同時(shí),也可以將其一鍵導(dǎo)出可編輯的三維結(jié)構(gòu),用于EMPro進(jìn)行編輯,仿真等。

DDR通道仿真(前仿及后仿)

ADS Memory Designer是ADS中專門針對DDR仿真定制的組件,可以減小DDR仿真的復(fù)雜度,同時(shí)保證DDR仿真的效率和精度。

在Memory Designer中,只需要一張?jiān)韴D便可以分別進(jìn)行通道和瞬態(tài)仿真,如下圖所示:

ea26b352-b4d8-11eb-bf61-12bb97331649.png

圖:Memorydesigner 仿真原理圖

DDR bus低誤碼率的仿真流程如下圖所示:

ea505766-b4d8-11eb-bf61-12bb97331649.png

圖:DDR BUS 低誤碼率仿真流程

此外,Memory Designer 中的DDR BUS 仿真器,使用通道仿真技術(shù),根據(jù)信號的上升與下降,提取對應(yīng)的階躍響應(yīng),快速精確的仿真出DDR眼圖及波形。同時(shí)可以將抖動(dòng),串?dāng)_,均衡等因素都考慮其中,而Batch simulation和前仿真模型的使用,可以在layout前期分析各種參數(shù)對DDR設(shè)計(jì)性能的影響。

基于Keysight 成熟的通道仿真算法,Memory Designer可以準(zhǔn)確預(yù)測在低誤碼率情況下的抖動(dòng)對信號的影響。并將當(dāng)DQ 與DQS 存在時(shí)間差時(shí),由于trigger傳聲的抖動(dòng)追蹤現(xiàn)象進(jìn)行分析,如下圖的案例。

ea9cfeea-b4d8-11eb-bf61-12bb97331649.png

圖:抖動(dòng)追蹤分析案例

PCB電磁參數(shù)提?。?/p>

ADS SIPro是一款專用于PCB仿真的EM仿真工具,針對引腳眾多的DDR信號,SIPro中內(nèi)置了DDR設(shè)置向?qū)?,可以幫助用戶快速進(jìn)行DDR仿真設(shè)置,如下圖的示例:

eb4a0cc0-b4d8-11eb-bf61-12bb97331649.png

圖:PCB S參數(shù)提取 - SIPro

只需要選擇控制器及內(nèi)存模塊,相應(yīng)的網(wǎng)絡(luò)就會(huì)由軟件自動(dòng)篩選提取,勾選需要仿真的網(wǎng)絡(luò)名后,對應(yīng)的仿真設(shè)置便會(huì)自動(dòng)生成。整個(gè)過程只需要一分鐘左右的時(shí)間。

此外,SIPro可以快速準(zhǔn)確的提取PCB信號的S參數(shù),可信頻率高達(dá)40GHz。對于DDR中常見的共用返回路徑的情況,SIPro通過算法識別過孔區(qū)域,使用三維電磁場算法FEM,精確提取由此產(chǎn)生的串?dāng)_,保證仿真精度。

原文標(biāo)題:DDR芯片仿真與驗(yàn)證

文章出處:【微信公眾號:是德科技KEYSIGHT】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    462

    文章

    53539

    瀏覽量

    459158
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4391

    文章

    23744

    瀏覽量

    420776
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    747

    瀏覽量

    68533
  • 仿真
    +關(guān)注

    關(guān)注

    53

    文章

    4407

    瀏覽量

    137671

原文標(biāo)題:DDR芯片仿真與驗(yàn)證

文章出處:【微信號:是德科技KEYSIGHT,微信公眾號:是德科技KEYSIGHT】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    KiCad電路仿真簡易教程

    “ ?KiCad作為一款功能強(qiáng)大的開源EDA軟件,不僅能進(jìn)行原理圖設(shè)計(jì)和PCB布局,還集成了強(qiáng)大的電路仿真功能。通過其內(nèi)置的? ngspice? 仿真引擎,工程師可以在設(shè)計(jì)早期驗(yàn)證
    的頭像 發(fā)表于 09-09 11:19 ?1.1w次閱讀
    KiCad<b class='flag-5'>電路仿真</b>簡易教程

    Multisim模擬電路仿真教程資料

    電子發(fā)燒友網(wǎng)站提供《Multisim模擬電路仿真教程資料.doc》資料免費(fèi)下載
    發(fā)表于 09-03 16:23 ?1次下載

    九進(jìn)制計(jì)數(shù)電路仿真設(shè)計(jì)

    九進(jìn)制計(jì)數(shù)電路仿真
    發(fā)表于 06-09 14:48 ?0次下載

    Multisim模擬電路仿真教程

    本章Multisim10電路仿真軟件,講解使用Multisim進(jìn)行模擬電路仿真的基本方法。 ? 在眾多的EDA仿真
    發(fā)表于 05-09 17:58 ?4次下載

    概倫電子電路類型驅(qū)動(dòng)SPICE仿真器NanoSpice X介紹

    NanoSpice X是概倫電子推出的高精度、大容量并行SPICE仿真器,旨在解決電路仿真中的最具挑戰(zhàn)性任務(wù)。相較于上一代NanoSpice仿真器,NanoSpice X將平均仿真速度
    的頭像 發(fā)表于 04-23 15:30 ?987次閱讀
    概倫電子<b class='flag-5'>電路</b>類型驅(qū)動(dòng)SPICE<b class='flag-5'>仿真</b>器NanoSpice X介紹

    概倫電子千兆級高精度電路仿真器NanoSpice Giga介紹

    NanoSpiceGiga是概倫電子自主研發(fā)的千兆級晶體管級SPICE電路仿真器,通過基于大數(shù)據(jù)的并行仿真引擎處理十億以上單元的電路仿真,可以用于各類存儲器電路、定制數(shù)字
    的頭像 發(fā)表于 04-23 15:21 ?878次閱讀
    概倫電子千兆級高精度<b class='flag-5'>電路仿真</b>器NanoSpice Giga介紹

    Multisim電路仿真合集(超多電路

    Multisim電路仿真合集(超多電路),比較適合做電路的學(xué)習(xí)參考,尤其是電源,運(yùn)放,高頻,濾波器 純分享貼,有需要可以直接下載附件獲取完整文檔! (如果內(nèi)容有幫助可以關(guān)注、點(diǎn)贊、評論支持一下哦~)
    發(fā)表于 04-08 15:37

    東芝在線電路仿真器的核心優(yōu)勢

    在電子工程設(shè)計(jì)的世界里,一款得心應(yīng)手的電路仿真工具對于工程師來說尤為重要,它不僅能夠幫助設(shè)計(jì)師在器件選型時(shí)做出更明智的決策,還能夠節(jié)省大量的時(shí)間和資源。然而,傳統(tǒng)的電路仿真工具往往需要繁瑣的設(shè)置和專業(yè)的軟件支持,這無疑增加了設(shè)計(jì)
    的頭像 發(fā)表于 03-24 10:50 ?8481次閱讀
    東芝在線<b class='flag-5'>電路仿真</b>器的核心優(yōu)勢

    Qorvo? 為屢獲殊榮的 QSPICE? 電路仿真軟件新增建模功能

    Qorvo?今日宣布,為其屢獲殊榮的 QSPICE 電路仿真軟件新增一項(xiàng)重要功能——在幾分鐘而非幾小時(shí)內(nèi)精確地為半導(dǎo)體元件創(chuàng)建模型。電子設(shè)計(jì)師現(xiàn)在可以在 QSPICE 免費(fèi)軟件包中使用該全新
    的頭像 發(fā)表于 03-06 11:12 ?629次閱讀

    SPICE混合電路仿真介紹

    電子發(fā)燒友網(wǎng)站提供《SPICE混合電路仿真介紹.pdf》資料免費(fèi)下載
    發(fā)表于 01-22 17:14 ?2次下載
    SPICE混合<b class='flag-5'>電路仿真</b>介紹

    數(shù)模混合電路仿真實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《數(shù)?;旌?b class='flag-5'>電路仿真實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 01-21 15:32 ?1次下載
    數(shù)?;旌?b class='flag-5'>電路仿真</b>實(shí)現(xiàn)

    模擬電路仿真實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《模擬電路仿真實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 01-21 15:21 ?5次下載
    模擬<b class='flag-5'>電路仿真</b>實(shí)現(xiàn)

    數(shù)字電路仿真實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《數(shù)字電路仿真實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 01-21 09:24 ?2次下載
    數(shù)字<b class='flag-5'>電路仿真</b>實(shí)現(xiàn)

    Verilog 電路仿真常見問題 Verilog 在芯片設(shè)計(jì)中的應(yīng)用

    。然而,在實(shí)際應(yīng)用中,設(shè)計(jì)師可能會(huì)遇到各種問題,這些問題可能會(huì)影響仿真的準(zhǔn)確性和設(shè)計(jì)的可靠性。 Verilog電路仿真常見問題 仿真環(huán)境的搭建問題 仿真環(huán)境的搭建是
    的頭像 發(fā)表于 12-17 09:53 ?1602次閱讀

    使用ADS127L01進(jìn)行設(shè)計(jì)AD轉(zhuǎn)換電路時(shí),在軟件單步仿真中查看AD采集數(shù)據(jù)為全為0,為什么?

    關(guān)于使用ADS127L01進(jìn)行設(shè)計(jì)AD轉(zhuǎn)換電路時(shí),AD芯片的/DRDY引腳存在中斷信號,在與MCU進(jìn)行通信時(shí),SCLK和DOUT引腳存在高低信號,在
    發(fā)表于 12-16 08:48