隨著AI、大數(shù)據(jù)、云計(jì)算等技術(shù)在各行各業(yè)廣泛應(yīng)用,相應(yīng)的設(shè)計(jì)結(jié)構(gòu)和設(shè)計(jì)內(nèi)容也變得日益復(fù)雜。目前的應(yīng)用開發(fā)速度已無法滿足企業(yè)的需求,如何簡化設(shè)計(jì)進(jìn)程,提高應(yīng)用開發(fā)效率成為當(dāng)下亟需解決的問題?賽靈思 Versal 自適應(yīng)計(jì)算加速平臺的設(shè)計(jì)方法論是幫助精簡 Versal 器件設(shè)計(jì)進(jìn)程的一整套最佳實(shí)踐,遵循這些步驟和最佳實(shí)踐進(jìn)行操作,將有助于以最快且最高效的方式實(shí)現(xiàn)期望的設(shè)計(jì)目標(biāo)。
Versal ACAP 屬于異構(gòu)計(jì)算平臺,具有多個計(jì)算引擎。在 Versal ACAP 上可映射各種應(yīng)用,包括對無線系統(tǒng)、機(jī)器學(xué)習(xí)推斷和視頻處理算法進(jìn)行信號處理。除了多個計(jì)算引擎外,Versal ACAP 還可使用高速串行 I/O、片上網(wǎng)絡(luò) (NoC)、 DDR4/LPDDR4 存儲器控制器和多重速率以太網(wǎng)介質(zhì)訪問控制器 (MRMAC) 來提供超高系統(tǒng)帶寬。Versal 器件分類為 Versal Prime 系列、Premium 系列和 AI Core 系列。
下圖顯示了每種 Versal 器件系列所支持的不同系統(tǒng)設(shè)計(jì)類型和設(shè)計(jì)流程。
圖:系統(tǒng)設(shè)計(jì)類型
適用所有系統(tǒng)的設(shè)計(jì)流程
系統(tǒng)設(shè)計(jì)方法論要求基于目標(biāo)應(yīng)用明確所有系統(tǒng)要求。其中包括識別具有正確特性(例如,DDRMC IP 數(shù)量、AI 引擎 等)的相應(yīng) Versal 器件。您還必須考量功耗和發(fā)熱要求。選擇相應(yīng)的器件后,下一步即可著手系統(tǒng)設(shè)計(jì),包括在器件上進(jìn)行目標(biāo)應(yīng)用的軟硬件協(xié)同設(shè)計(jì)、系統(tǒng)驗(yàn)證以及初始化和調(diào)試。
為確保充分利用 Versal ACAP 中可用的多種多樣的計(jì)算元件,并使用最高效的實(shí)現(xiàn)流程,賽靈思建議采用下圖所示的系統(tǒng)設(shè)計(jì)方法論流程,此流程適用于所有系統(tǒng)設(shè)計(jì)類型。
圖:系統(tǒng)設(shè)計(jì)方法流程
系統(tǒng)設(shè)計(jì)時(shí)的考慮因素
合理可行的設(shè)計(jì)流程解決方案需要將各種關(guān)鍵變量考慮在內(nèi),在僅限硬件的系統(tǒng)設(shè)計(jì)中,關(guān)鍵注意事項(xiàng)之一設(shè)計(jì)中的數(shù)據(jù)流。通常這些設(shè)計(jì)都具有下列組件:
? 多個高速 I/O 接口
? 內(nèi)部數(shù)據(jù)緩沖和存儲,具有由片上 RAM 和外部 DDR 存儲器組成的存儲器層級
? 內(nèi)部數(shù)據(jù)處理邏輯
對于能夠處理外部和內(nèi)部流量帶寬和時(shí)延要求的設(shè)計(jì),為其創(chuàng)建 DDRMC-NoC 配置至關(guān)重要。賽靈思建議先執(zhí)行流量分析以評估并最終明確流量,然后再繼續(xù)執(zhí)行設(shè)計(jì)的整體集成和實(shí)現(xiàn)階段。除此以外,報(bào)告中還涵蓋了嵌入式系統(tǒng)設(shè)計(jì)值得考量的特殊注意事項(xiàng),根據(jù)隨附的是嵌入式系統(tǒng)還是服務(wù)器系統(tǒng),每個步驟所面臨的難題也不盡相同。
原文標(biāo)題:用戶指南 | Versal ACAP:精簡設(shè)計(jì)進(jìn)程的最佳實(shí)踐
文章出處:【微信公眾號:Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
責(zé)任編輯:haq
-
Versal
+關(guān)注
關(guān)注
1文章
170瀏覽量
8282 -
ACAP
+關(guān)注
關(guān)注
1文章
54瀏覽量
8583
原文標(biāo)題:用戶指南 | Versal ACAP:精簡設(shè)計(jì)進(jìn)程的最佳實(shí)踐
文章出處:【微信號:賽靈思,微信公眾號:Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
高壓放大器驅(qū)動:基于FPGA的SPGD自適應(yīng)光學(xué)控制平臺的探索

電磁干擾自適應(yīng)抑制系統(tǒng)平臺全面解析
在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

利用AMD VERSAL自適應(yīng)SoC的設(shè)計(jì)基線策略
Versal 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

面向AI與機(jī)器學(xué)習(xí)應(yīng)用的開發(fā)平臺 AMD/Xilinx Versal? AI Edge VEK280

AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真

評論