chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思Versal自適應計算加速平臺助于高效實現(xiàn)設(shè)計目標

Xilinx賽靈思官微 ? 來源:Xilinx賽靈思官微 ? 作者:Xilinx賽靈思官微 ? 2021-05-27 11:08 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

隨著AI、大數(shù)據(jù)、云計算等技術(shù)在各行各業(yè)廣泛應用,相應的設(shè)計結(jié)構(gòu)和設(shè)計內(nèi)容也變得日益復雜。目前的應用開發(fā)速度已無法滿足企業(yè)的需求,如何簡化設(shè)計進程,提高應用開發(fā)效率成為當下亟需解決的問題?賽靈思 Versal 自適應計算加速平臺的設(shè)計方法論是幫助精簡 Versal 器件設(shè)計進程的一整套最佳實踐,遵循這些步驟和最佳實踐進行操作,將有助于以最快且最高效的方式實現(xiàn)期望的設(shè)計目標。

Versal ACAP 屬于異構(gòu)計算平臺,具有多個計算引擎。在 Versal ACAP 上可映射各種應用,包括對無線系統(tǒng)、機器學習推斷和視頻處理算法進行信號處理。除了多個計算引擎外,Versal ACAP 還可使用高速串行 I/O、片上網(wǎng)絡(luò) (NoC)、 DDR4/LPDDR4 存儲器控制器和多重速率以太網(wǎng)介質(zhì)訪問控制器 (MRMAC) 來提供超高系統(tǒng)帶寬。Versal 器件分類為 Versal Prime 系列、Premium 系列和 AI Core 系列。

下圖顯示了每種 Versal 器件系列所支持的不同系統(tǒng)設(shè)計類型和設(shè)計流程。

d9acbb8a-be50-11eb-9e57-12bb97331649.jpg

圖:系統(tǒng)設(shè)計類型

適用所有系統(tǒng)的設(shè)計流程

系統(tǒng)設(shè)計方法論要求基于目標應用明確所有系統(tǒng)要求。其中包括識別具有正確特性(例如,DDRMC IP 數(shù)量、AI 引擎 等)的相應 Versal 器件。您還必須考量功耗和發(fā)熱要求。選擇相應的器件后,下一步即可著手系統(tǒng)設(shè)計,包括在器件上進行目標應用的軟硬件協(xié)同設(shè)計、系統(tǒng)驗證以及初始化和調(diào)試。

為確保充分利用 Versal ACAP 中可用的多種多樣的計算元件,并使用最高效的實現(xiàn)流程,賽靈思建議采用下圖所示的系統(tǒng)設(shè)計方法論流程,此流程適用于所有系統(tǒng)設(shè)計類型。

d9de4dee-be50-11eb-9e57-12bb97331649.jpg

圖:系統(tǒng)設(shè)計方法流程

系統(tǒng)設(shè)計時的考慮因素

合理可行的設(shè)計流程解決方案需要將各種關(guān)鍵變量考慮在內(nèi),在僅限硬件的系統(tǒng)設(shè)計中,關(guān)鍵注意事項之一設(shè)計中的數(shù)據(jù)流。通常這些設(shè)計都具有下列組件:

? 多個高速 I/O 接口

? 內(nèi)部數(shù)據(jù)緩沖和存儲,具有由片上 RAM 和外部 DDR 存儲器組成的存儲器層級

? 內(nèi)部數(shù)據(jù)處理邏輯

對于能夠處理外部和內(nèi)部流量帶寬和時延要求的設(shè)計,為其創(chuàng)建 DDRMC-NoC 配置至關(guān)重要。賽靈思建議先執(zhí)行流量分析以評估并最終明確流量,然后再繼續(xù)執(zhí)行設(shè)計的整體集成和實現(xiàn)階段。除此以外,報告中還涵蓋了嵌入式系統(tǒng)設(shè)計值得考量的特殊注意事項,根據(jù)隨附的是嵌入式系統(tǒng)還是服務(wù)器系統(tǒng),每個步驟所面臨的難題也不盡相同。

原文標題:用戶指南 | Versal ACAP:精簡設(shè)計進程的最佳實踐

文章出處:【微信公眾號:Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    173

    瀏覽量

    8404
  • ACAP
    +關(guān)注

    關(guān)注

    1

    文章

    54

    瀏覽量

    8681

原文標題:用戶指南 | Versal ACAP:精簡設(shè)計進程的最佳實踐

文章出處:【微信號:賽靈思,微信公眾號:Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    使用Aurora 6466b協(xié)議實現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應SoC的對接

    在本博客中,我們將介紹使用 Aurora 6466b 協(xié)議實現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應 SoC 的對接。我們還將涵蓋有關(guān) IP 配置、FPGA 之間的連接、時鐘設(shè)置以及復位拓撲
    的頭像 發(fā)表于 01-13 14:04 ?2467次閱讀
    使用Aurora 6466b協(xié)議<b class='flag-5'>實現(xiàn)</b>AMD UltraScale+ FPGA與AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應</b>SoC的對接

    AMD Versal自適應SoC內(nèi)置自校準的工作原理

    本文提供有關(guān) AMD Versal 自適應 SoC 內(nèi)置自校準 (BISC) 工作方式的詳細信息。此外還詳述了 Versal 的異步模式及其對 BISC 的影響。
    的頭像 發(fā)表于 10-21 08:18 ?4085次閱讀

    高壓放大器驅(qū)動:基于FPGA的SPGD自適應光學控制平臺的探索

    實驗名稱: 基于FPGA的SPGD自適應光學控制平臺整體設(shè)計 測試目的: 在分析優(yōu)化式自適應光學系統(tǒng)平臺的基礎(chǔ)上,結(jié)合SPGD算法原理以及項目實際需求,對SPGD
    的頭像 發(fā)表于 10-11 17:48 ?761次閱讀
    高壓放大器驅(qū)動:基于FPGA的SPGD<b class='flag-5'>自適應</b>光學控制<b class='flag-5'>平臺</b>的探索

    MicroBlaze V處理器嵌入式設(shè)計用戶指南

    AMD 自適應計算文檔按一組標準設(shè)計進程進行組織,以便幫助您查找當前開發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計中心頁面上訪問 AMD Versal 自適應 SoC 設(shè)計進程。您還可以使用設(shè)計流程助手來更深入了解設(shè)計流程,并找到特定于預期設(shè)
    的頭像 發(fā)表于 09-25 16:56 ?948次閱讀
    MicroBlaze V處理器嵌入式設(shè)計用戶指南

    電磁干擾自適應抑制系統(tǒng)平臺全面解析

    電磁干擾自適應抑制系統(tǒng)平臺全面解析
    的頭像 發(fā)表于 09-17 16:12 ?543次閱讀
    電磁干擾<b class='flag-5'>自適應</b>抑制系統(tǒng)<b class='flag-5'>平臺</b>全面解析

    電磁干擾自適應抑制系統(tǒng)平臺全面解析

    電磁干擾自適應抑制系統(tǒng)平臺精簡解析 北京華盛恒輝電磁干擾自適應抑制系統(tǒng)平臺,是針對復雜電磁環(huán)境下電子設(shè)備穩(wěn)定運行需求設(shè)計的綜合性解決方案,通過整合多元技術(shù)
    的頭像 發(fā)表于 09-17 16:11 ?394次閱讀

    在AMD Versal自適應SoC上使用QEMU+協(xié)同仿真示例

    在任意設(shè)計流程中,仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶在無任何物理硬件的情況下對硬件系統(tǒng)進行確認。這篇簡短的博客將介紹如何使用 QEMU + 協(xié)同仿真來對 AMD Versal 自適應 SoC
    的頭像 發(fā)表于 08-06 17:21 ?1865次閱讀
    在AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應</b>SoC上使用QEMU+協(xié)同仿真示例

    利用AMD VERSAL自適應SoC的設(shè)計基線策略

    您是否準備將設(shè)計遷移到 AMD Versal 自適應 SoC?設(shè)計基線是一種行之有效的時序收斂方法,可在深入研究復雜的布局布線策略之前,幫您的 RTL 設(shè)計奠定堅實的基礎(chǔ)。跳過這些步驟可能會導致
    的頭像 發(fā)表于 06-04 11:40 ?704次閱讀

    Versal 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    AMD 自適應計算文檔按一組標準設(shè)計進程進行組織,以便幫助您查找當前開發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計中心頁面上訪問 AMD Versal 自適應 SoC 設(shè)計進程。您還可以使用設(shè)計流程助手來更深入了解設(shè)計流程,并找到特定于預期設(shè)
    的頭像 發(fā)表于 06-03 14:25 ?690次閱讀
    <b class='flag-5'>Versal</b> 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應SoC設(shè)計

    設(shè)計、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計套件提供經(jīng)過優(yōu)化的設(shè)計流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應 SoC 設(shè)計。 面向硬件開發(fā)人員的精簡設(shè)計流程
    的頭像 發(fā)表于 05-07 15:15 ?1210次閱讀
    適用于<b class='flag-5'>Versal</b>的AMD Vivado  加快FPGA開發(fā)完成<b class='flag-5'>Versal</b><b class='flag-5'>自適應</b>SoC設(shè)計

    第二代AMD Versal Premium系列SoC滿足各種CXL應用需求

    第二代 AMD Versal Premium 系列自適應 SoC 是一款多功能且可配置的平臺,提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應 SoC 旨在滿足從簡單到復雜的各種 CX
    的頭像 發(fā)表于 04-24 14:52 ?1108次閱讀
    第二代AMD <b class='flag-5'>Versal</b> Premium系列SoC滿足各種CXL應用需求

    面向AI與機器學習應用的開發(fā)平臺 AMD/Xilinx Versal? AI Edge VEK280

    AMD/Xilinx Versal? AI Edge VEK280評估套件是一款面向AI與機器學習應用的開發(fā)平臺,專為邊緣計算場景優(yōu)化設(shè)計。以下從核心配置、技術(shù)特性、應用場景及開發(fā)支持等方面進行詳細
    的頭像 發(fā)表于 04-11 18:33 ?2194次閱讀
    面向AI與機器學習應用的開發(fā)<b class='flag-5'>平臺</b> AMD/Xilinx <b class='flag-5'>Versal</b>? AI Edge VEK280

    GLAD應用:大氣像差與自適應光學

    概述 激光在大氣湍流中傳輸時會拾取大氣湍流導致的相位畸變,特別是在長距離傳輸?shù)募す馔ㄐ畔到y(tǒng)中。這種畸變會使傳輸激光的波前劣化。通過在系統(tǒng)中引入自適應光學系統(tǒng),可以對激光傳輸時拾取的低頻畸變進行校正
    發(fā)表于 03-10 08:55

    西門子EDA邀您相約2025玄鐵RISC-V生態(tài)大會

    自適應計算芯片的商用原型驗證解決方案,Veloce proFPGA CS 憑借其靈活的多 FPGA 擴展能力、超高性能和智能化工具鏈,正在成為 RISC-V 生態(tài)開發(fā)者加速芯片設(shè)計驗證的關(guān)鍵引擎。
    的頭像 發(fā)表于 02-24 18:06 ?2001次閱讀

    AMD Versal自適應SoC器件Advanced Flow概覽(下)

    在 AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動為所有 AMD Versal 自適應 SoC 器件啟用。請注意,Advanced Flow
    的頭像 發(fā)表于 01-23 09:33 ?1483次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應</b>SoC器件Advanced Flow概覽(下)