chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

賽靈思Versal自適應計算加速平臺助于高效實現(xiàn)設計目標

Xilinx賽靈思官微 ? 來源:Xilinx賽靈思官微 ? 作者:Xilinx賽靈思官微 ? 2021-05-27 11:08 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

隨著AI、大數(shù)據(jù)、云計算等技術在各行各業(yè)廣泛應用,相應的設計結構和設計內容也變得日益復雜。目前的應用開發(fā)速度已無法滿足企業(yè)的需求,如何簡化設計進程,提高應用開發(fā)效率成為當下亟需解決的問題?賽靈思 Versal 自適應計算加速平臺的設計方法論是幫助精簡 Versal 器件設計進程的一整套最佳實踐,遵循這些步驟和最佳實踐進行操作,將有助于以最快且最高效的方式實現(xiàn)期望的設計目標。

Versal ACAP 屬于異構計算平臺,具有多個計算引擎。在 Versal ACAP 上可映射各種應用,包括對無線系統(tǒng)、機器學習推斷和視頻處理算法進行信號處理。除了多個計算引擎外,Versal ACAP 還可使用高速串行 I/O、片上網絡 (NoC)、 DDR4/LPDDR4 存儲器控制器和多重速率以太網介質訪問控制器 (MRMAC) 來提供超高系統(tǒng)帶寬。Versal 器件分類為 Versal Prime 系列、Premium 系列和 AI Core 系列。

下圖顯示了每種 Versal 器件系列所支持的不同系統(tǒng)設計類型和設計流程。

d9acbb8a-be50-11eb-9e57-12bb97331649.jpg

圖:系統(tǒng)設計類型

適用所有系統(tǒng)的設計流程

系統(tǒng)設計方法論要求基于目標應用明確所有系統(tǒng)要求。其中包括識別具有正確特性(例如,DDRMC IP 數(shù)量、AI 引擎 等)的相應 Versal 器件。您還必須考量功耗和發(fā)熱要求。選擇相應的器件后,下一步即可著手系統(tǒng)設計,包括在器件上進行目標應用的軟硬件協(xié)同設計、系統(tǒng)驗證以及初始化和調試。

為確保充分利用 Versal ACAP 中可用的多種多樣的計算元件,并使用最高效的實現(xiàn)流程,賽靈思建議采用下圖所示的系統(tǒng)設計方法論流程,此流程適用于所有系統(tǒng)設計類型。

d9de4dee-be50-11eb-9e57-12bb97331649.jpg

圖:系統(tǒng)設計方法流程

系統(tǒng)設計時的考慮因素

合理可行的設計流程解決方案需要將各種關鍵變量考慮在內,在僅限硬件的系統(tǒng)設計中,關鍵注意事項之一設計中的數(shù)據(jù)流。通常這些設計都具有下列組件:

? 多個高速 I/O 接口

? 內部數(shù)據(jù)緩沖和存儲,具有由片上 RAM 和外部 DDR 存儲器組成的存儲器層級

? 內部數(shù)據(jù)處理邏輯

對于能夠處理外部和內部流量帶寬和時延要求的設計,為其創(chuàng)建 DDRMC-NoC 配置至關重要。賽靈思建議先執(zhí)行流量分析以評估并最終明確流量,然后再繼續(xù)執(zhí)行設計的整體集成和實現(xiàn)階段。除此以外,報告中還涵蓋了嵌入式系統(tǒng)設計值得考量的特殊注意事項,根據(jù)隨附的是嵌入式系統(tǒng)還是服務器系統(tǒng),每個步驟所面臨的難題也不盡相同。

原文標題:用戶指南 | Versal ACAP:精簡設計進程的最佳實踐

文章出處:【微信公眾號:Xilinx賽靈思官微】歡迎添加關注!文章轉載請注明出處。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Versal
    +關注

    關注

    1

    文章

    176

    瀏覽量

    8538
  • ACAP
    +關注

    關注

    1

    文章

    54

    瀏覽量

    8753

原文標題:用戶指南 | Versal ACAP:精簡設計進程的最佳實踐

文章出處:【微信號:賽靈思,微信公眾號:Xilinx賽靈思官微】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    AMD Versal Gen 2開發(fā)實戰(zhàn)進階工坊系列活動即將舉辦

    在人工智能與邊緣計算深度融合的當下,如何用新一代自適應計算技術實現(xiàn)系統(tǒng)高效加速,已經成為產品落地與技術升級的核心。為了幫大家快速掌握硬核開發(fā)
    的頭像 發(fā)表于 04-15 11:37 ?328次閱讀

    FPGA電源解決方案全解析

    FPGA電源解決方案全解析 在當今的電子設計領域,現(xiàn)場可編程門陣列(FPGA)憑借其出色的設計靈活性和較低的工程成本,在眾多應用和終端市場中占據(jù)了重要地位。然而,F(xiàn)PGA的電源設計和管理卻是一
    的頭像 發(fā)表于 04-02 15:45 ?198次閱讀

    AMD Versal自適應SoC中eMMC燒錄/啟動調試檢查表(上)

    本篇博文提供了有關 AMD Versal 自適應 SoC 中 eMMC 燒錄和啟動設置的技巧和指南。它還可用于調試 eMMC 燒錄/啟動失敗。提交服務申請個案前,應先復查以下檢查表。
    的頭像 發(fā)表于 03-09 10:24 ?1960次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應</b>SoC中eMMC燒錄/啟動調試檢查表(上)

    使用Aurora 6466b協(xié)議實現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應SoC的對接

    在本博客中,我們將介紹使用 Aurora 6466b 協(xié)議實現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應 SoC 的對接。我們還將涵蓋有關 IP 配置、FPGA 之間的連接、時鐘設置以及復位拓撲
    的頭像 發(fā)表于 01-13 14:04 ?3786次閱讀
    使用Aurora 6466b協(xié)議<b class='flag-5'>實現(xiàn)</b>AMD UltraScale+ FPGA與AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應</b>SoC的對接

    工程師必入!288 元解鎖開發(fā)板

    做項目、練技術、備賽事卻找不到高性價比開發(fā)板?合眾恒躍重磅福利——ZYNQ系列開發(fā)板限時特惠,HZ-XC-7Z010-SP_EVM寵粉價僅需288元!
    的頭像 發(fā)表于 12-17 17:48 ?996次閱讀
    工程師必入!288 元解鎖<b class='flag-5'>賽</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>開發(fā)板

    AMD Versal自適應SoC內置自校準的工作原理

    本文提供有關 AMD Versal 自適應 SoC 內置自校準 (BISC) 工作方式的詳細信息。此外還詳述了 Versal 的異步模式及其對 BISC 的影響。
    的頭像 發(fā)表于 10-21 08:18 ?4380次閱讀

    高壓放大器驅動:基于FPGA的SPGD自適應光學控制平臺的探索

    實驗名稱: 基于FPGA的SPGD自適應光學控制平臺整體設計 測試目的: 在分析優(yōu)化式自適應光學系統(tǒng)平臺的基礎上,結合SPGD算法原理以及項目實際需求,對SPGD
    的頭像 發(fā)表于 10-11 17:48 ?971次閱讀
    高壓放大器驅動:基于FPGA的SPGD<b class='flag-5'>自適應</b>光學控制<b class='flag-5'>平臺</b>的探索

    MicroBlaze V處理器嵌入式設計用戶指南

    AMD 自適應計算文檔按一組標準設計進程進行組織,以便幫助您查找當前開發(fā)任務相關的內容。您可以在設計中心頁面上訪問 AMD Versal 自適應 SoC 設計進程。您還可以使用設計流程助手來更深入了解設計流程,并找到特定于預期設
    的頭像 發(fā)表于 09-25 16:56 ?1196次閱讀
    MicroBlaze V處理器嵌入式設計用戶指南

    電磁干擾自適應抑制系統(tǒng)平臺全面解析

    電磁干擾自適應抑制系統(tǒng)平臺全面解析
    的頭像 發(fā)表于 09-17 16:12 ?833次閱讀
    電磁干擾<b class='flag-5'>自適應</b>抑制系統(tǒng)<b class='flag-5'>平臺</b>全面解析

    電磁干擾自適應抑制系統(tǒng)平臺全面解析

    電磁干擾自適應抑制系統(tǒng)平臺精簡解析 北京華盛恒輝電磁干擾自適應抑制系統(tǒng)平臺,是針對復雜電磁環(huán)境下電子設備穩(wěn)定運行需求設計的綜合性解決方案,通過整合多元技術
    的頭像 發(fā)表于 09-17 16:11 ?626次閱讀

    在AMD Versal自適應SoC上使用QEMU+協(xié)同仿真示例

    在任意設計流程中,仿真都是不可或缺的關鍵組成部分。它允許用戶在無任何物理硬件的情況下對硬件系統(tǒng)進行確認。這篇簡短的博客將介紹如何使用 QEMU + 協(xié)同仿真來對 AMD Versal 自適應 SoC
    的頭像 發(fā)表于 08-06 17:21 ?2181次閱讀
    在AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應</b>SoC上使用QEMU+協(xié)同仿真示例

    利用AMD VERSAL自適應SoC的設計基線策略

    您是否準備將設計遷移到 AMD Versal 自適應 SoC?設計基線是一種行之有效的時序收斂方法,可在深入研究復雜的布局布線策略之前,幫您的 RTL 設計奠定堅實的基礎。跳過這些步驟可能會導致
    的頭像 發(fā)表于 06-04 11:40 ?914次閱讀

    Versal 600G DCMAC Subsystem LogiCORE IP產品指南

    AMD 自適應計算文檔按一組標準設計進程進行組織,以便幫助您查找當前開發(fā)任務相關的內容。您可以在設計中心頁面上訪問 AMD Versal 自適應 SoC 設計進程。您還可以使用設計流程助手來更深入了解設計流程,并找到特定于預期設
    的頭像 發(fā)表于 06-03 14:25 ?954次閱讀
    <b class='flag-5'>Versal</b> 600G DCMAC Subsystem LogiCORE IP產品指南

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應SoC設計

    設計、編譯、交付,輕松搞定。更快更高效。 Vivado 設計套件提供經過優(yōu)化的設計流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應 SoC 設計。 面向硬件開發(fā)人員的精簡設計流程
    的頭像 發(fā)表于 05-07 15:15 ?1472次閱讀
    適用于<b class='flag-5'>Versal</b>的AMD Vivado  加快FPGA開發(fā)完成<b class='flag-5'>Versal</b><b class='flag-5'>自適應</b>SoC設計

    第二代AMD Versal Premium系列SoC滿足各種CXL應用需求

    第二代 AMD Versal Premium 系列自適應 SoC 是一款多功能且可配置的平臺,提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應 SoC 旨在滿足從簡單到復雜的各種 CX
    的頭像 發(fā)表于 04-24 14:52 ?1405次閱讀
    第二代AMD <b class='flag-5'>Versal</b> Premium系列SoC滿足各種CXL應用需求