基于SRAM技術(shù)的Xilinx FPGA具有較高的邏輯密度,消耗較高功率;
基于閃存技術(shù)的Xilinx CPLD具有較低的邏輯密度,功耗也比較低。為了提高邏輯密度、集成更多功能,PLD廠商的每一代器件都會采用當(dāng)前最新的工藝技術(shù)。不同的功能需求以及集成工藝,使得PLD的供電電壓有所不同。
由于PLD在電路板上擔(dān)當(dāng)?shù)慕巧且粋€片上系統(tǒng)(SOC),為這些器件供電就相當(dāng)于為整個系統(tǒng)供電。典型的高端Virtex系列FPGA可能需要10~15路獨立的供電電壓。另一方面,較低密度的Spantan、Kintex、Artix和CoolRunner系列器件會需要2~10路獨立的供電電壓。用戶需要根據(jù)每路電壓的功率要求、供電順序以及系統(tǒng)電源管理的需求,確定正確的穩(wěn)壓電源組合。
現(xiàn)代PLD的核電源為內(nèi)部多數(shù)電路供電,所消耗的功率也最高。每一次新工藝的出現(xiàn),都會產(chǎn)生新的核電源要求。支持PLD輔助電路的核電電源用于配置邏輯電路、時鐘管理以及其他輔助功能電路。此外,F(xiàn)PGA往往把一個接口標(biāo)準(zhǔn)橋接到另一接口標(biāo)準(zhǔn),每個IO也會具有不同的電源要求求,范圍從1.2V至3.3V。
另外,特別需要注意告訴SerDes收發(fā)器的供電電源,每個收發(fā)器可能消耗1至幾個安培的電流,收發(fā)器速率為155Mbps至28Gbps,甚至更高。例如100G以太網(wǎng)系統(tǒng)中使用多個這樣的收發(fā)器,電流損耗為10A,甚至更高。高速數(shù)據(jù)傳輸會在電源總線產(chǎn)生較大的噪聲,對電源的性能影響較大。
編輯:jq
-
FPGA
+關(guān)注
關(guān)注
1655文章
22287瀏覽量
630334 -
cpld
+關(guān)注
關(guān)注
32文章
1259瀏覽量
173325 -
電路板
+關(guān)注
關(guān)注
140文章
5255瀏覽量
106492 -
sram
+關(guān)注
關(guān)注
6文章
809瀏覽量
117226 -
PLD
+關(guān)注
關(guān)注
6文章
230瀏覽量
60940
原文標(biāo)題:Xilinx FPGA和CPLD供電
文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
RDMA設(shè)計4:技術(shù)需求分析2
FPGA技術(shù)探討:ZYNQ7020核心板的歷程、技術(shù)及國產(chǎn)化
使用Xilinx 7系列FPGA的四位乘法器設(shè)計
Xilinx FPGA串行通信協(xié)議介紹
如何利用Verilog HDL在FPGA上實現(xiàn)SRAM的讀寫測試
Microchip 23AA04M/23LCV04M 4Mb SPI/SDI/SQI SRAM技術(shù)解析
Microchip 23AA02M/23LCV02M 2Mb SPI/SDI/SQI SRAM技術(shù)解析與應(yīng)用指南
一文詳解xilinx 7系列FPGA配置技巧

基于SRAM技術(shù)的Xilinx FPGA具有較高的邏輯密度
評論