chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在 Vitis 中調試 Zynq UltraScale 器件啟動鏡像

YCqV_FPGA_EETre ? 來源:XILINX產品應用工程師 ? 作者:Stephen MacMahon ? 2021-06-01 15:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在本篇博文中,我們將探討如何在 Vitis 中調試 Zynq UltraScale 器件啟動鏡像。這些啟動鏡像包括 ARM 可信固件 (ATF) 和 U-boot。

本篇博文乃是系列博文中的一篇,此系列博文旨在探討如何在 Petalinux 鏡像中調試各種組件。

啟動鏡像調試是任何定制板啟動過程中不可或缺的一環(huán),希望本篇博文能夠幫助用戶完整完成定制板啟動鏡像的調試工作。即使您使用的是開發(fā)板,本篇博文也將能夠提供有關啟動鏡像在 Zynq UltraScale 器件上的工作方式方面的諸多實用見解。

啟動鏡像的生成途徑多種多樣。用戶可以使用 PetaLinux/Yocto,或者也可以從 GiT 源代碼手動構建鏡像。本文將演示如何使用 PetaLinux 2020.1 來為 Zynq UltraScale 器件創(chuàng)建啟用調試功能的啟動鏡像。

PetaLinux 流程:

在此次演示中使用的是 ZCU104 板,但其中步驟應適用于所有 Zynq UltraScale 器件。

在 images/Linux 文件夾中提供的 u-boot.elf 不具有在 Vitis 中進行調試所需的符號信息。因此,我們將使用 PetaLinux 內的工作目錄下的 u-boot 二進制文件。

并且 PetaLinux 移除了其中間文件以節(jié)省磁盤空間,因此我們需要在 PetaLinux 工程中禁用此功能。

下列步驟演示了用戶如何獲取啟用調試功能的 ATF 和 U-boot:

petalinux-create -t project --template zynqMP -n linux_image

cd linux_image

注: 很遺憾,在 PetaLinux 存在 1 個已知問題,即無法將 debug=1 傳遞到此處的 makefile。用戶可以使用此處所述的變通方法來手動添加該值。

用戶還應注意 TMP 目錄:

5be621aa-c28d-11eb-9e57-12bb97331649.png

退出“配置 (Config)”屏幕并單擊“Save”以保存。

如上所述,PetaLinux 提供的 u-boot 可執(zhí)行文件不具有調試所需的符號信息。用戶可以通過修改 build/conf 文件夾下的 local.conf 文件來阻止 PetaLinux 移除中間構建文件。

創(chuàng)建任何構建時都會創(chuàng)建 build 文件夾,因此我們可以執(zhí)行 petalinux-build,隨后使用 Ctrl + c 在創(chuàng)建此文件時停止操作。打開 local.conf 文件并注釋掉以下行:

5bf60048-c28d-11eb-9e57-12bb97331649.png

現(xiàn)在,只需構建啟動鏡像并使用 PetaLinux 創(chuàng)建可啟動鏡像 (BOOT.BIN) 即可

petalinux-build -c bootloader

完成構建后,將 u-boot 重命名為 u-boot.elf 并從 tmp 文件夾復制到 images/linux 文件夾中:

5c0b83f0-c28d-11eb-9e57-12bb97331649.png

下一步,使用 PetaLinux 創(chuàng)建可啟動鏡像 (BOOT.BIN)

cd images/linux

petalinux-package --boot --u-boot

作為完整性檢查,我們還可測試可執(zhí)行文件以確認其中包含符號信息:

5c16008c-c28d-11eb-9e57-12bb97331649.png

在 Vitis 中執(zhí)行調試:

我發(fā)現(xiàn)調試啟動鏡像最簡單的方法是將啟動鏡像加載到 SD/QSPI 上,并在運行目標上執(zhí)行調試。

啟動 Vitis 并關閉歡迎屏幕。

創(chuàng)建新的“調試配置 (Debug Configuration)”:

5c44eed8-c28d-11eb-9e57-12bb97331649.png

雙擊“單應用調試 (Single Application Debug)”:

5c50b434-c28d-11eb-9e57-12bb97331649.png

將“調試類型 (Debug Type)”設置為“連接到運行目標 (Attach to Running Target)”:

5c8416da-c28d-11eb-9e57-12bb97331649.png

注: 由于我當前使用遠程連接,因此還需一并設置遠程連接。

選擇“應用并調試 (Apply and Debug)”。這樣即可打開調試透視圖。

您可以看到其中 Cortex A53 正在運行(我們的啟動鏡像)。

5cb3560c-c28d-11eb-9e57-12bb97331649.png

重定位前的調試:

展開賽靈思軟件命令行工具 (XSCT) 窗口。

我們要在其中將符號文件傳遞給 Cortex A53 #0 以供 ATF 和 U-Boot 使用。

在 XSCT 中使用 memmap 命令設置符號文件:

5ce627e4-c28d-11eb-9e57-12bb97331649.png

然后即可在 ATF 和 U-Boot 中添加中斷點。

我將 ATF 中的中斷點設置在 bl31_main,將 U-boot 中的中斷點設置在 board_init_f:

5d2a56bc-c28d-11eb-9e57-12bb97331649.png

如果將板掉電并重新上電,則會在 ATF 中看到中斷點被命中。

5d4b3922-c28d-11eb-9e57-12bb97331649.png

隨后,用戶可以執(zhí)行恢復 (resume)、單步進入 (step into)、單步跳過 (step over) 等:

5d5c3484-c28d-11eb-9e57-12bb97331649.png

用戶可以單步執(zhí)行此處代碼。例如,用戶可以使用其中的 setup_reloc 功能來查找 uboot 重定位地址(或者使用 bdinfo)。

重定位地址因用戶而異,我這里的重定位地址為 0x77DE5000。

重定位后的調試:

uboot 代碼將對自身進行重定位,由于我們已映射符號文件存儲器,因此,該重定位地址是錯誤的。

由此導致我們需要傳遞重定位地址以便調試器能夠對此進行補償:

5d7ef4ba-c28d-11eb-9e57-12bb97331649.png

讓我們使用 board_init_r 功能。

這是重定位后處理功能:

5d8e8664-c28d-11eb-9e57-12bb97331649.png

重定位后,board_init_r 地址將變?yōu)?0x77DE5000 + 0x801A880 = 0x7FDFF880。

如果我在 board_init_r 處添加中斷點,即可看到實際地址符合預期:

5d9ced58-c28d-11eb-9e57-12bb97331649.png

如果此時掉電并重新上電,則將命中 ATF 中的中斷點,并且此時還會命中重定位后的 U-boot。

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Linux
    +關注

    關注

    88

    文章

    11760

    瀏覽量

    219036
  • u-boot
    +關注

    關注

    0

    文章

    135

    瀏覽量

    39776
  • Vitis
    +關注

    關注

    0

    文章

    157

    瀏覽量

    8350

原文標題:PetaLinux 鏡像調試系列-在 Vitis 中調試 ARM 可信固件和 U-boot

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    深入解析U-Boot image.c:RK平臺鏡像處理核心邏輯

    的SD/NAND/SPI等啟動方式做了專屬適配。本文將拆解image.c的核心邏輯,梳理RK平臺鏡像處理的關鍵流程,幫助開發(fā)者理解和調試啟動相關問題。 一、文件定位與核心作用 imag
    的頭像 發(fā)表于 02-24 16:46 ?1453次閱讀
    深入解析U-Boot image.c:RK平臺<b class='flag-5'>鏡像</b>處理核心邏輯

    無法從eMMC啟動最新Debian鏡像怎么解決?

    如題,我可以從MicroSD啟動最新(202405)的Debian鏡像,但是如果改為使用eMMC啟動eMMC鏡像
    發(fā)表于 02-04 07:02

    何在Zynq UltraScale+ MPSoC平臺上通過JTAG啟動嵌入式Linux鏡像

    流程教程)。本文則進一步講解如何在 Zynq UltraScale+ MPSoC 平臺上通過 JTAG 逐步啟動 Linux,并提供了完整的過程與關鍵命令。只要按步驟操作,即使是復雜的
    的頭像 發(fā)表于 01-13 11:45 ?4419次閱讀

    何在ZYNQ本地部署DeepSeek模型

    一個將最小號 DeepSeek 模型部署到 AMD Zynq UltraScale+ MPSoC 處理系統(tǒng)的項目。
    的頭像 發(fā)表于 12-19 15:43 ?7581次閱讀
    如<b class='flag-5'>何在</b><b class='flag-5'>ZYNQ</b>本地部署DeepSeek模型

    ALINX教程分享_Zynq UltraScale+ MPSoC PYNQ3.1.2移植

    本教程在 Ubuntu22.04.1 虛擬機安裝了 Xilinx 2024.1 的開發(fā)環(huán)境,基于該環(huán)境從源碼編譯 PYNQ 3.1.2 工程,生成能夠在 ALINX AXU15EGB 開發(fā)板上運行的 PYNQ 系統(tǒng)鏡像
    的頭像 發(fā)表于 11-30 16:06 ?5987次閱讀
    ALINX教程分享_<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b>+ MPSoC PYNQ3.1.2移植

    開發(fā)者指南 | 華為昇騰Ascend310B啟動鏡像制作與燒寫全攻略

    在嵌入式Linux開發(fā),啟動鏡像的制作與燒寫是硬件部署的核心環(huán)節(jié)。本文詳細解析華為昇騰Ascend310B啟動鏡像的完整流程,從環(huán)境搭建到
    的頭像 發(fā)表于 11-24 18:03 ?2068次閱讀
    開發(fā)者指南 | 華為昇騰Ascend310B<b class='flag-5'>啟動</b><b class='flag-5'>鏡像</b>制作與燒寫全攻略

    何在AMD Vitis Unified IDE中使用系統(tǒng)設備樹

    您將在這篇博客中了解系統(tǒng)設備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護來自 XSA 的硬件元數(shù)據(jù)。本文還講述了如何對 SDT 進行操作,以便在 Vitis Unified IDE
    的頭像 發(fā)表于 11-18 11:13 ?3117次閱讀
    如<b class='flag-5'>何在</b>AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統(tǒng)設備樹

    何在應用程序調試期間分析棧和堆使用情況

    ,并在 Unified IDE 仍可使用。本文涵蓋了如何在 Vitis 中使用分析工具在應用程序調試期間對棧和堆進行監(jiān)控。
    的頭像 發(fā)表于 10-24 16:54 ?892次閱讀
    如<b class='flag-5'>何在</b>應用程序<b class='flag-5'>調試</b>期間分析棧和堆使用情況

    何在AMD Vitis Unified 2024.2連接到QEMU

    在本篇文章我們將學習如何在 AMD Vitis Unified 2024.2 連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設置和使用 QEMU + 協(xié)同仿真,請參閱開發(fā)者分享|在 AMD Versal 自適應 S
    的頭像 發(fā)表于 08-06 17:24 ?1800次閱讀
    如<b class='flag-5'>何在</b>AMD <b class='flag-5'>Vitis</b> Unified 2024.2<b class='flag-5'>中</b>連接到QEMU

    【PZ-ZU15EG-KFB】——ZYNQ UltraScale + 異構架構下的智能邊緣計算標桿

    璞致電子推出PZ-ZU15EG-KFB異構計算開發(fā)板,搭載Xilinx ZYNQ UltraScale+ XCZU15EG芯片,整合四核ARM Cortex-A53、雙核Cortex-R5F
    的頭像 發(fā)表于 07-22 09:47 ?1086次閱讀
    【PZ-ZU15EG-KFB】——<b class='flag-5'>ZYNQ</b> <b class='flag-5'>UltraScale</b> + 異構架構下的智能邊緣計算標桿

    何在Unified IDE創(chuàng)建視覺庫HLS組件

    Vivado IP 流程(Vitis Unified),在這篇 AMD Vitis HLS 系列 3 ,我們將介紹如何使用 Unified IDE 創(chuàng)建 HLS 組件。這里采用“自下而上”的流程,從 HLS
    的頭像 發(fā)表于 07-02 10:55 ?1441次閱讀
    如<b class='flag-5'>何在</b>Unified IDE<b class='flag-5'>中</b>創(chuàng)建視覺庫HLS組件

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?2337次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    正點原子Z15I ZYNQ 開發(fā)板資料發(fā)布!板載PCIe2.0、SPFx2、MIPI CSI等接口,資料豐富!

    正點原子Z15I ZYNQ 開發(fā)板資料發(fā)布!板載PCIe2.0、SPFx2、MIPI CSI等接口,資料豐富! 正點原子Z15I ZYNQ開發(fā)板,核心板全工業(yè)級設計,主控芯片
    發(fā)表于 05-30 16:59

    正點原子Z20 ZYNQ 開發(fā)板發(fā)布!板載FMC LPC、LVDS LCD和WIFI&amp;藍牙等接口,資料豐富!

    接口等外設。開發(fā)板提供了豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis開發(fā)、Linux系統(tǒng)開發(fā)和Qt開發(fā)! 一、資料下載 正點原子Z20 ZYNQ開發(fā)板/核心板:http
    發(fā)表于 05-30 16:55

    從零開始馴服Linux(一):ZYNQ-Linux啟動文件構建全解析

    啟動卡,SD啟動卡的制作方法,可以參考《領航者ZYNQ之嵌入式Linux開發(fā)指南》第六章Petalinux設計流程實戰(zhàn)的制作SD啟動卡小節(jié)
    發(fā)表于 03-20 16:48