流水燈,有時候也叫跑馬燈,是一個簡單、有趣又經(jīng)典的實驗,基本所有單片機的玩家們在初期學(xué)習(xí)的階段都做過。本次我們也來介紹一下如何通過小腳丫FPGA實現(xiàn)一個流水燈。
流水燈就是讓一連串的燈在一定時間內(nèi)先后點亮并循環(huán)往復(fù),所以其中的關(guān)鍵要領(lǐng)就在于控制每兩個相鄰LED亮滅的時間差,以及所有LED燈完成一組亮滅動作后的循環(huán)。很久都沒有用過小腳丫的朋友可以再回顧一下,這上面有8個LED燈,且低電平點亮。
實現(xiàn)流水燈的方法絕不止一種,在這里我們采用模塊化的設(shè)計思路,因為模塊化設(shè)計對于之后構(gòu)建大型電路系統(tǒng)非常有幫助,并且我們還可以借機溫習(xí)一下以前學(xué)過的內(nèi)容。
現(xiàn)在我們的目標是每過1秒后點亮下一個LED燈并且熄滅當前燈,且在第8個燈熄滅之后循環(huán)整個流程,該如何設(shè)計整個模塊?我們先上圖后解釋。

毫無疑問,第一步需要做的就是通過分頻來生成一個周期為1秒的時鐘信號,不了解時鐘分頻童鞋可以讀一下本系列的第6篇內(nèi)容。
有了一個1秒鐘嘀嗒一次的時鐘后,我們還要考慮到循環(huán)問題,因為在第8個LED燈熄滅之后還需要再返回到第1個。那么這個時候我們就需要一個計數(shù)器,它的作用就是數(shù)羊,一只,兩只…。。。數(shù)到第八只后重頭再來。數(shù)8只羊需要一個3位寬的變量(23=8)。
最后,由于我們是要依次點亮,也就是說8位的輸出中每次只有1位是低電平,其余均為高電平(小腳丫LED燈為低電平點亮)。這個特性正好對應(yīng)了我們之前學(xué)過的3-8譯碼器。
現(xiàn)在我們再來捋一遍。首先,通過分頻在小腳丫上生成一個周期為1秒的慢速時鐘信號,這個時鐘信號傳送到計數(shù)器之中;這個計數(shù)器是3位寬的,因此最多可以計八次慢速時鐘的嘀嗒,并且計數(shù)每增加1時,都對應(yīng)著3-8譯碼器的下一種輸出,也就對應(yīng)著流水燈的下一個狀態(tài)。
現(xiàn)在我們上代碼:

在第四篇講譯碼器的文章里,我們介紹過,如果需要調(diào)用/例化子模塊時,需要將各子模塊與大模塊放入同一個工程文件下進行編譯。最后我們再來對小腳丫進行管腳配置并燒錄就可以了。

如果大家成功地在小腳丫上實現(xiàn)了流水燈的程序,還可以自己玩一個有意思的實驗:比如,你可以通過修改程序來提高流水燈的刷新頻率,然后看看LED燈的刷新率為多少時你的肉眼無法分別。同時再打開手機的攝像頭,也以同樣的方法試驗一番。結(jié)合到你觀察的現(xiàn)象,可以自己琢磨并思考一下,說不定能挖掘出更多的知識。
備注一些大伙都知道的常識:我國交流電工頻為50Hz,電腦常用顯示器的刷新率有60,75和144赫茲。華為Mate30刷新頻率為90赫茲,蘋果6-12的刷新頻率為60赫茲。
責(zé)任編輯人:CC
-
FPGA
+關(guān)注
關(guān)注
1660文章
22412瀏覽量
636402 -
流水燈
+關(guān)注
關(guān)注
21文章
435瀏覽量
61814
發(fā)布評論請先 登錄
基于Verilog FPGA 流水燈設(shè)計
基于FPGA的音樂流水燈控制系統(tǒng)設(shè)計
基于Verilog FPGA 流水燈設(shè)計_流水燈源碼_明德?lián)P資料
如何上手FPGA實現(xiàn)簡單的流水燈效果
使用FPGA實現(xiàn)流水燈的詳細資料說明
使用FPGA實現(xiàn)流水燈設(shè)計的資料合集
詳解基于FPGA的數(shù)字電路對流水燈的實驗
51單片機實現(xiàn)流水燈
基于FPGA開發(fā)板流水燈的設(shè)計實現(xiàn)
如何通過FPGA實現(xiàn)一個流水燈?
評論