chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

怎么搭建WSL+Vivado?又如何去使用?

OpenFPGA ? 來源:OpenFPGA ? 作者:碎碎思 ? 2021-06-21 17:46 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

???????根據(jù)自己系統(tǒng)選擇相應(yīng)版本,本人下載的圖示箭頭版本,解壓、給權(quán)限,記住文件夾路徑,將交叉編譯環(huán)境添加到系統(tǒng)內(nèi)(根據(jù)需求,本人還有其他其他環(huán)境就沒“寫死”)。

一、 cd u-boot-xlnx-xilinx-v2018.3

二、指定交叉編譯環(huán)境

export ARCH=armexport CROSS_COMPILE=/tools/gcc-linaro-5.5.0-2017.10-x86_64_arm-linux-gnueabi/bin/arm-linux-gnueabi-

三、指定編譯配置

make zynq_zed_config 注意:這里會有幾個錯誤: 1、缺少XXXX 根據(jù)提示,缺少什么安裝什么即可 2、Your GCC is older than 6.0 and is not supported 這個是GCC版本問題,vim arch/arm/config.mk 將64,65,68-73行注釋掉,如圖所示

四、make 圖示位置完成編譯

五、修改名稱 ls 文件夾下生成了u-boot.bin和u-boot,我們需要的是u-boot(不帶后綴)。

六、修改名稱

mv u-boot u-boot.elf 這樣就完成了官方源碼的編譯,下面會用到。

1、下載官方源碼 首先需要去官方 ??

https://github.com/analogdevicesinc/hdl 下載對應(yīng)的開發(fā)包,使用git即可下載。 這里說明一下,這個倉庫里有很多分支: 放了這么多分支主要原因就是我們使用的FPGA EDA軟件版本和工程緊密相關(guān),尤其Vivado,所以官方針對不同的Vivado和Quartus II做了很多版本,具體對應(yīng)關(guān)系如下,一定要針對自己使用的版本下載對應(yīng)的分支,否則會有很多意想不到的問題。 分支版本和Vivado版本對比(參考:https://github.com/analogdevicesinc/hdl/releases)

源碼版本Vivado/Quartus II版本

hdl_2019_r2Xilinx Vivado 2019.1 Quartus Prime Pro Edition 19.3 Quartus Prime Standard Edition 18.1

hdl_2019_r1Vivado 2018.3 Quartus Prime Standard Edition 18.1

hdl_2018_r2Vivado 2018.2* Quartus Prime Standard Edition 18.0

hdl_2018_r1Vivado 2017.4.1 Quartus 17.1.1

hdl_2017_r1Vivado 2016.4* Quartus 16.1

hdl_2016_r2Vivado 2016.2 Quartus 16.0

hdl_2016_r1Vivado 2015.4.2 Quartus 15.1

hdl_2015_r2Vivado 2015.2.1 Quartus 15.1

hdl_2015_r1Vivado 2014.4.1 Quartus 15.0

hdl_2014_r2Vivado 2014.2 Quartus 14.0

hdl_2014_r1Vivado 2013.4 Quartus 14.0

利用git下載相應(yīng)的源碼即可開啟下面的步驟了。

2、搭建Linux開發(fā)環(huán)境 官方的開發(fā)環(huán)境都是基于Liunx搭建的,Makefile自動化運行。選用WSL+Vivado其實是很好的選擇,本人也是基于這個組合。 這里先介紹怎么搭建WSL+Vivado的組合,后續(xù)會針對Windows用戶Vivado下怎么使用。 WSL+Vivado環(huán)境搭建

一、參考《1202年了,還在使用虛擬機嗎?Win10安裝Ubuntu子系統(tǒng)及圖形化界面詳細教程》搭建WSL可視化界面(不可視化也可);

二、解壓《Xilinx_SDx_2018.3_1207_2324.tar》,解壓后進入解壓后的文件夾內(nèi);

三、輸入 sudo 。/xsetup;

四、等待一段時間,就會出現(xiàn)圖形安裝界面,接下來就完全和Windows安裝完全一樣,就不在贅述;

五、安裝完成后,將vivado/2018.3 目錄下面的settings64.sh里的代碼復(fù)制粘貼道bashrc的文件里面 sudo gedit ~/.bashrc

六、粘貼到bashrc文件最后,然后輸入下面命令讓bashrc文件重置更新下 source ~/.bashrc

七、然后在終端中執(zhí)行vivado即可進入。 這樣就安裝完畢了 3、生成bit文件 基于2.1節(jié),打開命令行(Terminal),輸入以下命令,下載源碼: //一定要根據(jù)使用的vivado版本選擇好分支

mkdir sdrcd sdrgit clone https://github.com/analogdevicesinc/hdl.git 下載源碼后

cd hdl

cd projects/adrv9364z7020 //這里根據(jù)和官方類似板卡的類型sudo make 接下來就是漫長的等待,上面make命令會生成vivado工程并生成bin文件。

注意:如果是自己自研的板卡,是不需要等待編譯結(jié)束的,只需要根據(jù)時間等工程創(chuàng)建完即可。 4、生成u-boot 用Vivado打開《ccbob_lvds》下的文件夾下的工程,如下: 整個工程稍復(fù)雜一點,主要包括ZYNQ和AD936X兩個IP,其他都是相關(guān)的互連總線。在此相關(guān)的工程下可以根據(jù)自己的需求修改工程,這里就不演示了,接下來將生成.bit、hdf等文件,導(dǎo)入到SDK。

一、GenerateBit

二、導(dǎo)入到SDK

三、項目導(dǎo)出后,在 SDK 中創(chuàng)建一個新的 FSBL 項目。為此,請右鍵單擊左側(cè)“項目資源管理器”面板中新導(dǎo)出的硬件平臺規(guī)范,然后從彈出菜單中選擇“新建 》 項目”。在第一個對話框頁面上選擇“Xilinx - Application Project”。在第二個對話框頁面上為項目選擇一個名稱(例如 zynq_fsbl),在第三個頁面上選擇“Zynq FSBL”模板。 該項目應(yīng)該自動構(gòu)建。如果沒有,可以通過右鍵單擊左側(cè)“項目資源管理器”面板中新創(chuàng)建的項目并從彈出菜單中選擇“構(gòu)建項目”來啟動手動構(gòu)建。項目構(gòu)建完成后,就可以生成啟動映像了。這是通過右鍵單擊左側(cè)“項目資源管理器”窗格中的項目并選擇“創(chuàng)建引導(dǎo)映像”來完成的。這將打開 bootgen 向?qū)?。bootgen 向?qū)枰齻€文件:

隨便選一個輸出路徑,然后在底下將三個文件填加進去,注意順序不能錯。分別是fsbl.elf(bootloader) .bit(datafile) u-boot.elf(datafile)。將這些文件添加到對話框中的分區(qū)列表,然后選擇一個輸出文件夾。 點擊Create Image就能生成Boot.bin 5、利用官方腳本生成u-boot 官方提供了一個腳本可以自動構(gòu)建BOOT.bin,詳細的地址:

chmod +x build_boot_bin.shusage: build_boot_bin.sh system_top.hdf u-boot.elf [output-archive] l路徑system_top.hdf和u-boot.elf是必需參數(shù)。 lname可以將可選的第三個參數(shù)提供給 tar.gz 輸出目錄。( name.tar.gz) l構(gòu)建輸出位于名為:output_boot_bin 的本地目錄中。 l此腳本需要賽靈思 XSDK 和 PATH 中的 bootgen(SDK的路徑在環(huán)境中)。

編譯完成如下圖所示: 在路徑下就能找到BOOT.bin 這樣第一個文件就準(zhǔn)備好了,接下來創(chuàng)建設(shè)備樹和內(nèi)核。

6、創(chuàng)建內(nèi)核uImage 首先還是需要下載源文件,地址:

https://github.com/analogdevicesinc/linux 還是根據(jù)自己使用的Vivado版本選擇相應(yīng)的分支。 cd linux-2019_R1 檢查環(huán)境變量CROSS_COMPILE,若沒有則添加上,同u-boot添加方法

make zynq_xcomm_adv7511_defconfig

make -j5 UIMAGE_LOADADDR=0x8000 uImage 下面路徑下就生成了uImage 完成內(nèi)核的編譯

7、創(chuàng)建設(shè)備樹 繼續(xù)上面的步驟

make zynq-zed-adv7511-xcomm.dtb 下面路徑下就有了設(shè)備樹 8、創(chuàng)建文件系統(tǒng) 文件系統(tǒng)對平臺的依賴性不大,所以沿用官方的img內(nèi)的文件系統(tǒng)。 將u-boot、設(shè)備樹和uImage拷貝到SD卡的BOOT目錄下,就完成了系統(tǒng)的搭建。

責(zé)任編輯:lq6

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 編譯
    +關(guān)注

    關(guān)注

    0

    文章

    692

    瀏覽量

    35038

原文標(biāo)題:AD936x+ZYNQ搭建收音機(三)-終篇

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    vivado中常用時序約束指令介紹

    vivado中,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發(fā)表于 01-20 16:15 ?137次閱讀

    vcs和vivado聯(lián)合仿真

    我們在做參賽課題的過程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時,有時需要添加vivado的ip核。但是vivado仿真比較慢,vcs也不能直接對添加了vivado ip核的soc系統(tǒng)進行仿真。在這種情況下
    發(fā)表于 10-24 07:28

    keil無法寫入wsl文件怎么解決?

    使用rt-thread的容器開發(fā),想要在windows上打開并編譯保存在wsl2中的項目,遇到如下錯誤 Could not create/access path '
    發(fā)表于 09-16 06:04

    vivado仿真時GSR信號的影響

    利用vivado進行設(shè)計xilinx FPGA時,寫完設(shè)計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1253次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    【Banana Pi BPI-RV2開發(fā)板試用體驗】配置WSL網(wǎng)絡(luò)環(huán)境訪問Github

    的openWRT編譯環(huán)境是WSL2,宿主OS為windows11。具體網(wǎng)絡(luò)IP如下: WLAN的IP是192段,WSL自己弄了個172的IP,注意不是127.0.0.1。 二、配置 (一)Win側(cè)配置 只需要
    發(fā)表于 07-19 18:14

    Vivado無法選中開發(fā)板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對開發(fā)板(Evaluation Board)進行 FPGA 開發(fā)時,我們通常希望在創(chuàng)建工程時直接選擇開發(fā)板,這樣 Vivado 能夠自動配置
    的頭像 發(fā)表于 07-15 10:19 ?1592次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    yolov8怎么在wsl搭建呢?

    純小白,yolov8怎么在wsl搭建呢?一直報錯且無法安裝pip包
    發(fā)表于 07-11 07:37

    淺談wsl --update` 命令行選項無效的解決方案

    PS C:\Users\Administrator> wsl --update >> 命令行選項無效: --update
    的頭像 發(fā)表于 06-27 10:28 ?1.1w次閱讀

    WSL 1 和 WSL 2 的區(qū)別是什么

    PS C:\Users\Administrator> wsl --set-default-version 2 >> 有關(guān)與 WSL 2 的主要區(qū)別的信息,請訪問 https://aka.ms/wsl2
    的頭像 發(fā)表于 06-27 10:25 ?2050次閱讀

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1202次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    如何將FX3與WSL(Linux 的 Windows 子系統(tǒng))一起使用?

    如何將 FX3 與 WSL(Linux 的 Windows 子系統(tǒng))一起使用? 我在 /dev/ 中找不到任何設(shè)備 我有許多項目在 Windows 上使用VISUAL STUDIO項目進行操作,因此請驗證該設(shè)備是否在 Windows 上運行。
    發(fā)表于 05-06 07:11

    Vivado 2018.3軟件的使用教程

    大家好,歡迎來到至芯科技FPGA煉獄營地,準(zhǔn)備開啟我們的偉大征程!正所謂“兵馬未動,糧草先行”,戰(zhàn)前的準(zhǔn)備自是必不可少,在FPGA的漫漫沙場,我們何以入場,何以取勝呢?在這里我們?yōu)楦魑粦?zhàn)友準(zhǔn)備了vivado 2018.3的使用教程。
    的頭像 發(fā)表于 04-30 14:14 ?3256次閱讀
    <b class='flag-5'>Vivado</b> 2018.3軟件的使用教程

    旺詮WSL系列合金電阻的低阻值如何實現(xiàn)高精度?

    在現(xiàn)代電子設(shè)備中,電阻器是不可或缺的元件,其性能直接影響到電路的穩(wěn)定性和精度。旺詮WSL系列合金電阻,以其低阻值和高精度的特點,在眾多應(yīng)用場景中脫穎而出。本文將探討旺詮WSL系列合金電阻如何通過獨特
    的頭像 發(fā)表于 03-20 16:28 ?552次閱讀
    旺詮<b class='flag-5'>WSL</b>系列合金電阻的低阻值如何實現(xiàn)高精度?

    AMD Vivado Design Suite IDE中的設(shè)計分析簡介

    本文檔涵蓋了如何驅(qū)動 AMD Vivado Design Suite 來分析和改善您的設(shè)計。
    的頭像 發(fā)表于 02-19 11:22 ?1055次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE中的設(shè)計分析簡介

    PCM4201系統(tǒng)時鐘需要外部輸入,如何搭建一個頻率為24.576MHZ的時鐘電路?

    PCM4201系統(tǒng)時鐘需要外部輸入,請問如何搭建一個頻率為24.576MHZ的時鐘電路??? 如圖所示,只有一個引腳輸入.......
    發(fā)表于 02-08 06:08