74LS193芯片是同步四位二進制可逆計數器,它具有雙時鐘輸入,并具有異步清零和異步置數等功能。
74ls193計數器工作原理:
193為可預置的十進制同步加/減計數器,共有54193/74193,54LS193/74LS193兩種線路結構形式。其主要電特性的典型值如下:
193的清除端是異步的。當清除端(CLEAR)為高電平時,不管時鐘端(CDOWN、CUP)狀態(tài)如何,即可完成清除功能。
193的預置是異步的。當置入控制端(LOAD)為低電平時,不管時鐘(CDOWN、CUP)的狀態(tài)如何,輸出端(QA-QD)即可預置成與數據輸入端(A-D)相一致的狀態(tài)。
193的計數是同步的,靠CDOWN、CUP同時加在4個觸發(fā)器上而實現。在CDOWN、CUP上升沿作用下QA-QD同時變化,從而消除了異步計數器中出現的計數尖峰。當進行加計數或減計數時可分別利用CDOWN或CUP,此時另一個時鐘應為高電平。
當計數上溢出時,進位輸出端(CARRY)輸出一個低電平脈沖,其寬度為CUP低電平部分的低電平脈沖;當計數下溢出時,錯位輸出端(BORROW)輸出一個低電平脈沖,其寬度為CDOWN低電平部分的低電平脈沖。
當把BORROW和CARRY分別連接后一級的CDOWN、CUP,即可進行級聯。
74ls193引腳圖:

74LS193引腳圖
74ls193引腳說明:
-
BORROW錯位輸出端(低電平有效)
-
CARRY進位輸出端(低電平有效)
-
CDOWN減計數時鐘輸入端(上升沿有效)
-
CUP加計數時鐘輸入端(上升沿有效)
-
CLEAR異步清除端
-
A-D并行數據輸入端
-
LOAD異步并行置入控制端(低電平有效)
-
QA-QD輸出端
74ls193功能表:

74LS193功能表

-
二進制
+關注
關注
2文章
808瀏覽量
42685 -
雙時鐘模式
+關注
關注
0文章
3瀏覽量
5823 -
異步清零法
+關注
關注
4文章
3瀏覽量
6890
發(fā)布評論請先 登錄
PIC16F18026/46:功能豐富的14/20引腳微控制器深度解析

新品 | CoolSiC? MOSFET 1200V分立器件TO247-4引腳IMZA封裝

請問為什么M0519引腳的某些部分在配置為GPIO功能后無法將輸出控制到高電平或低電平狀態(tài)?
DLP4710evm lc TRIG_OUT2引腳不輸出脈沖信號怎么解決?
ADS1013中的DIN和AIN0~3引腳是什么功能,ADS1286S中的IN0~7怎么用?
74HC193-Q100;74HCT193-Q100二進制加減計數器規(guī)格書

2引腳VSFN mikroBUS?插座板用戶指南

EE-79:采用100引腳218x處理器的主機模式EPROM引導

EE-78:配置為IDMA使用的100引腳ADSP-218x DSP上的BDMA使用

EE-138:建議處理未使用的ADSP-21161引腳

SN74AVCH8T245的pin2引腳DIR Datasheet要求其上拉至VCCA,其上拉電阻取值是多少?
TLV803EA29EVM 3引腳電壓監(jiān)控器用戶指南

評論