在Vitis 統(tǒng)一軟件平臺中使用v++ -link命令,可以把各種類型Kernel(C, C++, OpenCL C, 以及 RTL)的對象文件(.XO)整合到目標平臺中,最終生成器件的二進制文件XCLBIN
在Vitis完成這個過程的底層,實際調(diào)用的是Vivado。Vitis會指定默認的Vivado策略來執(zhí)行綜合和實現(xiàn)的步驟。當默認的Vivado策略無法達到預(yù)期的時序要求時,我們需要在Vivado中分析時序問題的原因(不在本篇中詳細討論), 并根據(jù)時序失敗的原因調(diào)整Vivado各個步驟的選項。有時我們也需要調(diào)整Vivado各個步驟的選項做不同方向的優(yōu)化。
在Vitis中提供了“--vivado” 選項來精細控制Vivado各個步驟的選項,幾乎所有期望加在Vivado中的選項都可以通過這個選項傳遞給Vivado。以下操作如何選擇合適的選項需要對于Vivado的運行機制有一定的了解,對于Vivado不熟悉的用戶,建議先閱讀UG901以及UG904,兩者分別是綜合和實現(xiàn)的使用手冊
1. 對于應(yīng)用于Vivado的參數(shù)使用選項:
--vivado.param 《object》《parameter》=《value》
舉例:
--vivado.param project.writeIntermediateCheckpoints=1
對應(yīng)Vivado中參數(shù)設(shè)置的命令:
set_param project.writeIntermediateCheckpoints
這個命令也可以放在Vivado各個階段的TCL.PRE/TCL.POST所指定的腳本中用--vivado.prop 執(zhí)行(參考“Vivado工程的屬性設(shè)置”的內(nèi)容)
對應(yīng)configure文件的內(nèi)容:
[vivado]
param=project.writeIntermediateCheckpoints=1
2. 對于Vivado工程的屬性設(shè)置:
--vivado.prop 《object_type》?!秓bject_name》。《prop_name》
這里的Object_type是可以是run, fileset, file 或者 project
舉例:
v++ --link --vivado.prop run.impl_1.STEPS.PHYS_OPT_DESIGN.IS_ENABLED=true
--vivado.prop run.impl_1.STEPS.PHYS_OPT_DESIGN.ARGS.DIRECTIVE=Explore
--vivado.prop run.impl_1.STEPS.PLACE_DESIGN.TCL.PRE=/…/xxx.tcl
《1》 指定了在Vivado 實現(xiàn)階段執(zhí)行PHYS_OPT_DESIGN步驟
(注:Vivado中PHYS_OPT_DESIGN步驟默認并不執(zhí)行)
《2》 指定了在PHYS_OPT_DESIGN步驟采用的directive 是 Explore
《3》 指定了在Place_design之前需要先執(zhí)行一個tcl腳本。
對應(yīng)configure文件的內(nèi)容:
[vivado]
prop=run.impl_1.steps.phys_opt_design.is_enabled=1
prop=run.impl_1.STEPS.PHYS_OPT_DESIGN.ARGS.DIRECTIVE=Explore
prop=run.impl_1.STEPS.PLACE_DESIGN.TCL.PRE=/…/xxx.tcl
不少Vivado實現(xiàn)階段的選項無法直接在Vivado工程模式的各個階段的既有選項中直接體現(xiàn),例如在opt_design 階段,我只想執(zhí)行 -sweep 選項,這時我們可以用到這些步驟的“More Option”
opt_design -sweep 相當于在在工程模式中設(shè)置opt_design的More option 為 -sweep
由于“More Option” 這個選項中含有空格,使用起來要相當小心。一旦用錯,這個選項在v++中可能和其他的選項混淆,導致工具報一些看似無關(guān)的錯誤
示例:
--vivado.prop “run.impl_1.{STEPS.OPT_DESIGN.ARGS.MORE OPTIONS}={-sweep}”
我們先將Vivado的相關(guān)屬性加到Vitis link的選項中

完成Vitis platform link之后,打開生成的Vivado 工程,我們可以看到之前設(shè)置的Vivado 屬性都能體現(xiàn)在底層Vivado工程中:
(Vivado工程文件所在目錄(不同版本可能有所差異):
XX/XX_system_hw_link/Hardware/binary_container_1.build/link/vivado/vpl/prj/prj.xpr)

在Vivado 的TCL CONSOLE中可以執(zhí)行g(shù)et _param命令查看parameter是否已經(jīng)設(shè)置成功:

本片文章來自賽靈思高級工具產(chǎn)品應(yīng)用工程師 Hong Han
編輯:jq
-
Vitis
+關(guān)注
關(guān)注
0文章
154瀏覽量
8264
原文標題:開發(fā)者分享 | 如何在Vitis中把設(shè)置信息傳遞到底層的Vivado (上)
文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
如何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹
置信度驗證對于自動駕駛來說重要嗎?
AMD Vitis AI 5.1測試版發(fā)布
在VIVADO中對NICE進行波形仿真的小問題的解決
vcs和vivado聯(lián)合仿真
如何在AMD Vitis Unified 2024.2中連接到QEMU
不確定度評估新實踐:傳感器標定中的置信概率與誤差傳遞法則?
Vivado無法選中開發(fā)板的常見原因及解決方法
如何在Unified IDE中創(chuàng)建視覺庫HLS組件
解碼LuatOS:短信功能的底層運作機制
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
如何使用AMD Vitis HLS創(chuàng)建HLS IP
如何設(shè)置信令測試儀的發(fā)射參數(shù)
一文詳解Vivado時序約束

如何基于Vitis中把設(shè)置信息傳遞到底層的Vivado
評論