chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何基于Vitis中把設(shè)置信息傳遞到底層的Vivado

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 作者:Hong Han ? 2021-07-28 10:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在Vitis 統(tǒng)一軟件平臺中使用v++ -link命令,可以把各種類型Kernel(C, C++, OpenCL C, 以及 RTL)的對象文件(.XO)整合到目標平臺中,最終生成器件的二進制文件XCLBIN

在Vitis完成這個過程的底層,實際調(diào)用的是Vivado。Vitis會指定默認的Vivado策略來執(zhí)行綜合和實現(xiàn)的步驟。當默認的Vivado策略無法達到預(yù)期的時序要求時,我們需要在Vivado中分析時序問題的原因(不在本篇中詳細討論), 并根據(jù)時序失敗的原因調(diào)整Vivado各個步驟的選項。有時我們也需要調(diào)整Vivado各個步驟的選項做不同方向的優(yōu)化。

在Vitis中提供了“--vivado” 選項來精細控制Vivado各個步驟的選項,幾乎所有期望加在Vivado中的選項都可以通過這個選項傳遞給Vivado。以下操作如何選擇合適的選項需要對于Vivado的運行機制有一定的了解,對于Vivado不熟悉的用戶,建議先閱讀UG901以及UG904,兩者分別是綜合和實現(xiàn)的使用手冊

1. 對于應(yīng)用于Vivado的參數(shù)使用選項:

--vivado.param 《object》《parameter》=《value》

舉例:

--vivado.param project.writeIntermediateCheckpoints=1

對應(yīng)Vivado中參數(shù)設(shè)置的命令:

set_param project.writeIntermediateCheckpoints

這個命令也可以放在Vivado各個階段的TCL.PRE/TCL.POST所指定的腳本中用--vivado.prop 執(zhí)行(參考“Vivado工程的屬性設(shè)置”的內(nèi)容)

對應(yīng)configure文件的內(nèi)容:

[vivado]

param=project.writeIntermediateCheckpoints=1

2. 對于Vivado工程的屬性設(shè)置:

--vivado.prop 《object_type》?!秓bject_name》。《prop_name》

這里的Object_type是可以是run, fileset, file 或者 project

舉例:

v++ --link --vivado.prop run.impl_1.STEPS.PHYS_OPT_DESIGN.IS_ENABLED=true

--vivado.prop run.impl_1.STEPS.PHYS_OPT_DESIGN.ARGS.DIRECTIVE=Explore

--vivado.prop run.impl_1.STEPS.PLACE_DESIGN.TCL.PRE=/…/xxx.tcl

《1》 指定了在Vivado 實現(xiàn)階段執(zhí)行PHYS_OPT_DESIGN步驟

(注:Vivado中PHYS_OPT_DESIGN步驟默認并不執(zhí)行)

《2》 指定了在PHYS_OPT_DESIGN步驟采用的directive 是 Explore

《3》 指定了在Place_design之前需要先執(zhí)行一個tcl腳本。

對應(yīng)configure文件的內(nèi)容:

[vivado]

prop=run.impl_1.steps.phys_opt_design.is_enabled=1

prop=run.impl_1.STEPS.PHYS_OPT_DESIGN.ARGS.DIRECTIVE=Explore

prop=run.impl_1.STEPS.PLACE_DESIGN.TCL.PRE=/…/xxx.tcl

不少Vivado實現(xiàn)階段的選項無法直接在Vivado工程模式的各個階段的既有選項中直接體現(xiàn),例如在opt_design 階段,我只想執(zhí)行 -sweep 選項,這時我們可以用到這些步驟的“More Option”

opt_design -sweep 相當于在在工程模式中設(shè)置opt_design的More option 為 -sweep

由于“More Option” 這個選項中含有空格,使用起來要相當小心。一旦用錯,這個選項在v++中可能和其他的選項混淆,導致工具報一些看似無關(guān)的錯誤

示例:

--vivado.prop “run.impl_1.{STEPS.OPT_DESIGN.ARGS.MORE OPTIONS}={-sweep}”

我們先將Vivado的相關(guān)屬性加到Vitis link的選項中

245df7b6-ebf1-11eb-a97a-12bb97331649.png

完成Vitis platform link之后,打開生成的Vivado 工程,我們可以看到之前設(shè)置的Vivado 屬性都能體現(xiàn)在底層Vivado工程中:

(Vivado工程文件所在目錄(不同版本可能有所差異):

XX/XX_system_hw_link/Hardware/binary_container_1.build/link/vivado/vpl/prj/prj.xpr)

246a7176-ebf1-11eb-a97a-12bb97331649.png

在Vivado 的TCL CONSOLE中可以執(zhí)行g(shù)et _param命令查看parameter是否已經(jīng)設(shè)置成功:

24b9bfa6-ebf1-11eb-a97a-12bb97331649.png

本片文章來自賽靈思高級工具產(chǎn)品應(yīng)用工程師 Hong Han

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    154

    瀏覽量

    8264

原文標題:開發(fā)者分享 | 如何在Vitis中把設(shè)置信息傳遞到底層的Vivado (上)

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    如何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹

    您將在這篇博客中了解系統(tǒng)設(shè)備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護來自 XSA 的硬件元數(shù)據(jù)。本文還講述了如何對 SDT 進行操作,以便在 Vitis Unified IDE
    的頭像 發(fā)表于 11-18 11:13 ?2818次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統(tǒng)設(shè)備樹

    置信度驗證對于自動駕駛來說重要嗎?

    對于自動駕駛來說的作用,如有不準確之處,歡迎大家留言指正。 為什么這置信度驗證是個重要問題 所謂置信度驗證,就是檢驗自動駕駛系統(tǒng)在它“自認為正確”的判斷上,到底有多可靠。在基于規(guī)則的自動駕駛方案
    的頭像 發(fā)表于 11-12 08:54 ?610次閱讀
    <b class='flag-5'>置信</b>度驗證對于自動駕駛來說重要嗎?

    AMD Vitis AI 5.1測試版發(fā)布

    AMD Vitis AI 5.1全新發(fā)布——新增了對 AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現(xiàn)可擴展的高性能推理。
    的頭像 發(fā)表于 10-31 12:46 ?496次閱讀

    VIVADO對NICE進行波形仿真的小問題的解決

    https://www.rvmcu.com/community-topic-id-386.html 以上鏈接為如何生成.verilog,并在VIVADO中生成波形的例子。我們在實踐過程,發(fā)現(xiàn)了兩個
    發(fā)表于 10-27 06:41

    vcs和vivado聯(lián)合仿真

    文檔明確描述vivado2021.2版本對應(yīng)VCS的版本是2020.12,由于license問題所以選擇vcs2018的版本;雖然目前與官方的版本不匹配,但是不影響正常使用; 使用tcl界面
    發(fā)表于 10-24 07:28

    如何在AMD Vitis Unified 2024.2連接到QEMU

    在本篇文章我們將學習如何在 AMD Vitis Unified 2024.2 連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真,請參閱開發(fā)者分享|在 AMD Versal 自適應(yīng) S
    的頭像 發(fā)表于 08-06 17:24 ?1490次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified 2024.2<b class='flag-5'>中</b>連接到QEMU

    不確定度評估新實踐:傳感器標定置信概率與誤差傳遞法則?

    ? ? ?摘要:? ? 傳感器標定是確保測量結(jié)果準確性與可靠性的核心環(huán)節(jié),而不確定度評估則是量化測量結(jié)果可信程度的科學方法。本文聚焦傳感器標定實踐,深入探討置信概率設(shè)定與誤差傳遞法則的協(xié)同應(yīng)用,旨在
    的頭像 發(fā)表于 07-22 11:34 ?429次閱讀

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對應(yīng)的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況下,我們可能會發(fā)現(xiàn) Vivado 的界面無法選中目標開發(fā)板,導致只能手動選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1392次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    如何在Unified IDE創(chuàng)建視覺庫HLS組件

    Vivado IP 流程(Vitis Unified),在這篇 AMD Vitis HLS 系列 3 ,我們將介紹如何使用 Unified IDE 創(chuàng)建 HLS 組件。這里采用“自
    的頭像 發(fā)表于 07-02 10:55 ?1136次閱讀
    如何在Unified IDE<b class='flag-5'>中</b>創(chuàng)建視覺庫HLS組件

    解碼LuatOS:短信功能的底層運作機制

    在LuatOS上到底怎么運作的。 ? 一、發(fā)送短信 LuatOS已經(jīng)將短信發(fā)送功能封裝為:sms.send()函數(shù) 只需調(diào)用該函數(shù),寫入要發(fā)送的手機號碼和短信內(nèi)容,就能夠完成信息發(fā)送。函數(shù)返回值成功為true,失敗為false
    的頭像 發(fā)表于 06-27 18:05 ?459次閱讀
    解碼LuatOS:短信功能的<b class='flag-5'>底層</b>運作機制

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unifie
    的頭像 發(fā)表于 06-20 10:06 ?1931次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP,通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學運算,然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設(shè)計中使用此 HLS IP,并使用嵌入式
    的頭像 發(fā)表于 06-13 09:50 ?1289次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    如何設(shè)置信令測試儀的發(fā)射參數(shù)

    設(shè)置信令測試儀的發(fā)射參數(shù)是一個涉及多個步驟的過程,具體步驟可能因信令測試儀的型號和品牌而有所不同。以下是一個通用的設(shè)置信令測試儀發(fā)射參數(shù)的步驟指南:一、準備階段 確認信令測試儀型號與規(guī)格: 在設(shè)置
    發(fā)表于 03-24 14:31

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件,添加或創(chuàng)建設(shè)計的工程源文件后,需要創(chuàng)建xdc文件設(shè)置時序約束。時序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit T
    的頭像 發(fā)表于 03-24 09:44 ?4390次閱讀
    一文詳解<b class='flag-5'>Vivado</b>時序約束

    底層開發(fā)與應(yīng)用開發(fā)到底怎么選?

    選擇底層開發(fā)還是應(yīng)用開發(fā),需要綜合考慮個人興趣、職業(yè)規(guī)劃、技術(shù)能力、市場需求和發(fā)展前景等多個因素。 以下是關(guān)于底層開發(fā)與應(yīng)用開發(fā)的詳細對比,希望可以幫助你做出更合適的選擇: 一、底層開發(fā) 1.
    發(fā)表于 03-06 10:10