chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

你們知道FIFO最小深度計算嗎

FPGA設(shè)計論壇 ? 來源:CSDN技術(shù)社區(qū) ? 作者:昨日傍晚 ? 2021-09-10 09:23 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FIFO 最小深度計算

例子 - 1:f_wr 》 f_rd,連續(xù)讀寫

時鐘80MHz。

讀時鐘50MHz。

Burst_Len = 120,也就是要求至少安全寫入120個數(shù)據(jù)。

連續(xù)寫入和連續(xù)讀取,無空閑時間,寫入后立即開始讀取 ,讀寫寬度相同。

Sol:

寫速率 》 讀速率,F(xiàn)IFO遲早會被寫滿,但它要求至少寫入120個數(shù)據(jù)后FIFO不滿。

寫入120個數(shù)據(jù)耗時 120 * 12.5 ns = 1500 ns。

寫入開始后FIFO內(nèi)數(shù)據(jù)以 30M/Date 速率增加。

數(shù)據(jù)增加持續(xù)了 1500 ns ,F(xiàn)IFO最小深度:0.0000015 * 30000000 = 45

例子-1 總結(jié)公式:

de4c36ea-117d-11ec-8fb8-12bb97331649.png

例子 - 2 :f_wr 》 f_rd & 寫速率 》 讀速率,非連續(xù)讀寫

寫時鐘80MHz。

讀時鐘50MHz。

Burst_Len = 120,也就是要求至少安全寫入120個數(shù)據(jù)。

寫入后立即開始讀取 ,讀寫寬度相同。

2個時鐘中有1個數(shù)據(jù)寫入(寫速率:80M * 1/2 = 40M)。

4個時鐘中有1個數(shù)據(jù)讀出(讀速率:50M * 1/4 = 12.5M)。

Sol:

FIFO遲早會被寫滿 ,但它要求至少寫入120個數(shù)據(jù)后FIFO不滿。

寫一個數(shù)據(jù)耗時:2/80MHz = 25ns

需要至少寫入120數(shù)據(jù),耗時:25 * 120 = 3000ns

例子2只是讀寫速率和例子1不同,可以直接用的公式(1) :

FIFO_DEPTH 》 (寫速率-讀速率)* Burst_Len/寫速率 = (40M-12.5M)*120/40M = 83

例子 - 3:f_wr 《 f_rd ,連續(xù)讀寫

寫時鐘30MHz。

讀時鐘50MHz。

Burst_Len = 120,也就是要求至少安全寫入120個數(shù)據(jù)。

連續(xù)寫入和連續(xù)讀取,無空閑時間,寫入后立即開始讀取 ,讀寫寬度相同。

Sol:

FIFO_DEPTH 》 1 即可。讀速率比寫速率快,數(shù)據(jù)不會滯留。

例子 -4:f_wr 《 f_rd & 寫速率 》 讀速率,非連續(xù)讀寫

寫時鐘30MHz。

讀時鐘50MHz。

Burst_Len = 120,也就是要求至少安全寫入120個數(shù)據(jù)。

2個時鐘中有1個數(shù)據(jù)寫入(寫速率:30M * 1/2 = 15M)。

4個時鐘中有1個數(shù)據(jù)讀出(讀速率:50M * 1/4 = 12.5M)。

Sol:

雖然寫時鐘小于讀時鐘頻率,但是,宏觀上寫速率大于讀速率。可以直接用的公式(1) :

FIFO_DEPTH 》 (寫速率-讀速率)* Burst_Len/寫速率 = (15M-12.5M)*120/15M = 20

例子 1-4總結(jié)

當(dāng)滿足以下所有條件時,就可使用公式(1):

寫速率 》 讀速率時。

讀寫有效數(shù)據(jù)占比 《= 0.5,且 有效數(shù)據(jù)均勻分布在所有時間上?;蛘哒f,無論微觀時間、還是宏觀時間上,讀寫速率近似于 時鐘頻率 * 有效數(shù)據(jù)占比時。

當(dāng)每100個時鐘寫80個數(shù)據(jù)時,微觀時間上的寫速率與數(shù)據(jù)排列有關(guān),不能將宏觀寫速率帶入式子(1)

例子 - 5

讀寫時鐘頻率相同。

100個時鐘有80個數(shù)據(jù)寫入。

10個時鐘有8個數(shù)據(jù)讀出。

Burst_Len = 160,也就是要求至少安全寫入160個數(shù)據(jù) 。

Sol:

宏觀上,讀寫速率相同;當(dāng)FIFO足夠深時,F(xiàn)IFO不會溢出。

微觀上,寫速率有多種情況:

de5c56ce-117d-11ec-8fb8-12bb97331649.png

de830166-117d-11ec-8fb8-12bb97331649.png

為了求出安全的最小FIFO深度,我們需要考慮最差的情況。

最差的情況下,寫入和讀出速度應(yīng)該相差最大。寫入要最快,讀出要最慢。FIFO內(nèi)的數(shù)據(jù)增加最快。

從上表中可得出:最大寫入速率是case 4(back to back write,中間沒有空閑,速率為時鐘頻率 f,寫入了160個 )。

讀出要最慢,在寫160個數(shù)據(jù)期間,讀相比于寫端可以認(rèn)為是速率均勻的,速率為 f*8/10,讀出了160 * 8 /10 = 128個。

因此 FIFO_DEPTH 》 160 - 128 = 32。用公式(1)也可以得到這個結(jié)果,寫速率帶入f而不是f*8/10。

總結(jié):求解步驟

考慮最差的情況下,寫入和讀出速度應(yīng)該相差最大。寫入要最快,讀出要最慢。FIFO內(nèi)的數(shù)據(jù)增加最快。

只考慮宏觀上寫入速率 》= 讀出速率的情況。

確定寫入Burst_Len大小。Burst_Len指的是一段連續(xù)寫入?yún)^(qū)間,由于沒有空隙這段時間寫入速率最大最多。一定要對具體的數(shù)據(jù)分布情況具體分析,Burst_Len一定是最長的一段連續(xù)寫入?yún)^(qū)間。

在微觀上,確定最大寫入速率。Burst_Len足夠長時,寫入速率 = 寫時鐘頻率(back to back write)。而在例子 - 2中,Burst_Len很短,沒有back to back write,寫入速率 = 寫時鐘頻率 * 寫有效占比。

在微觀上,確定最小讀出速率。一般認(rèn)為讀出速率是均勻的,讀出速率 = 讀時鐘頻率 * 讀有效占比。

帶入公式(1)計算。

Burst_Len足夠長時,將上面讀出寫入速率帶入公式(1),可得到網(wǎng)上討論最多的FIFO深度求解公式:

de8d5a26-117d-11ec-8fb8-12bb97331649.png

不建議直接用公式(2)無腦計算,上式只有Burst_Len足夠長,發(fā)生back to back write時才適用。建議根據(jù)1~6步驟,判斷微觀寫速率是否均勻,帶入式子(1)計算。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7256

    瀏覽量

    91826
  • fifo
    +關(guān)注

    關(guān)注

    3

    文章

    400

    瀏覽量

    44806
  • 計算
    +關(guān)注

    關(guān)注

    2

    文章

    453

    瀏覽量

    39336

原文標(biāo)題:FIFO 最小深度計算

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    海光DCU率先展開文心系列模型的深度技術(shù)合作 FLOPs利用率(MFU)達47%

    海光DCU實現(xiàn)文心4.5模型高效適配; FLOPs利用率突破47%。 2025年6月30日,在百度文心4.5系列大模型正式開源當(dāng)日,海光信息技術(shù)股份有限公司宣布其深度計算單元(DCU)率先完成對該系
    的頭像 發(fā)表于 07-01 14:35 ?523次閱讀

    ADSD3500飛行時間深度成像信號處理器技術(shù)手冊

    徑向深度、有效亮度(AB)和秘密幀。ADSD3500支持全深計算、有效亮度和秘密數(shù)據(jù),以實現(xiàn)640x480分辨率,支持部分深度計算(前期展開),以實現(xiàn)1024x1024分辨率。使用集成式ARM
    的頭像 發(fā)表于 05-08 09:43 ?316次閱讀
    ADSD3500飛行時間<b class='flag-5'>深度</b>成像信號處理器技術(shù)手冊

    智多晶FIFO_Generator IP介紹

    FIFO_Generator是智多晶設(shè)計的一款通用型FIFO IP。當(dāng)前發(fā)布的FIFO_Generator IP是2.0版本,相比之前的1.1版本主要新增了非等比輸入輸出數(shù)據(jù)位寬支持和異步FI
    的頭像 發(fā)表于 04-25 17:24 ?953次閱讀
    智多晶<b class='flag-5'>FIFO</b>_Generator IP介紹

    基于FPGA的FIFO實現(xiàn)

    FIFO(First in First out)為先進先出隊列,具有存儲功能,可用于不同時鐘域間傳輸數(shù)據(jù)以及不同的數(shù)據(jù)寬度進行數(shù)據(jù)匹配。如其名稱,數(shù)據(jù)傳輸為單向,從一側(cè)進入,再從另一側(cè)出來,出來的順序和進入的順序相同。
    的頭像 發(fā)表于 04-09 09:55 ?629次閱讀
    基于FPGA的<b class='flag-5'>FIFO</b>實現(xiàn)

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Native接口FIFO支持的應(yīng)用外,AXI FIFO
    的頭像 發(fā)表于 03-17 10:31 ?1052次閱讀
    AXI接口<b class='flag-5'>FIFO</b>簡介

    解鎖TSMaster fifo函數(shù):報文讀取的高效方法

    前言:TSMaster目前有兩種讀取報文的模式:回調(diào)函數(shù)模式和fifo模式。fifo函數(shù)是TSMaster近期新增的函數(shù),本文將重點介紹fifo模塊。關(guān)于回調(diào)函數(shù)的使用方法可以參考幫助模塊的《快速
    的頭像 發(fā)表于 03-14 20:04 ?458次閱讀
    解鎖TSMaster <b class='flag-5'>fifo</b>函數(shù):報文讀取的高效方法

    RMSL201-1301:高性能刷臉支付解決方案

    RMSL201-1301是一款集專業(yè)DSP深度計算與全方位技術(shù)支持于一體的刷臉支付解決方案。其特點包括: 高精度深度計算:采用專業(yè)DSP技術(shù),確保計算精度與環(huán)境兼容性,展現(xiàn)高度靈活性。 全棧方案支持
    的頭像 發(fā)表于 02-07 17:59 ?808次閱讀

    海光信息技術(shù)團隊完成模型與DCU國產(chǎn)化適配

    近期,中科曙光國家先進計算產(chǎn)業(yè)創(chuàng)新中心有限公司對外發(fā)布了一則重要消息。據(jù)悉,該公司的海光信息技術(shù)團隊已經(jīng)成功完成了DeepSeek V3和R1模型與海光DCU(深度計算單元)的國產(chǎn)化適配工作,并
    的頭像 發(fā)表于 02-06 11:37 ?929次閱讀

    ADS1274最小噪聲電壓為多少啊?

    短接AINP,AINN后,測得的電壓-0.000221431~0.00611931之間,也就是最大6mV的噪聲,這個數(shù)值有點大啊。你們測得的最小噪聲電壓為多少???
    發(fā)表于 01-16 07:07

    FIFO IP核的使用教程

    在數(shù)字設(shè)計中,利用FIFO進行數(shù)據(jù)處理是非常普遍的應(yīng)用,例如,實現(xiàn)時鐘域交叉、低延時存儲器緩存、總線位寬調(diào)整等。下圖給出了FIFO生成器支持的一種可能配置。
    的頭像 發(fā)表于 01-03 09:36 ?2852次閱讀
    <b class='flag-5'>FIFO</b> IP核的使用教程

    請問DAC5682z內(nèi)部FIFO深度為多少,8SAMPLE具體怎么理解?

    你好,請問DAC5682z內(nèi)部FIFO深度為多少,8SAMPLE具體怎么理解。 另外,DAC5682zEVM是否可以直接通過TI的ADC-HSMC板卡與ALTERA的FPGA開發(fā)相連(FPGA板HSMC接口與電壓都匹配條件下)。 謝謝
    發(fā)表于 01-03 07:27

    DAC3482在按字寬度輸入模式下,為啥SYNC信號每16*n個FIFO采樣重復(fù)一次?

    下圖是DAC3482 中FIFO的說明。該FIFO深度是8。在按字寬度輸入模式下,為啥SYNC信號每16*n個FIFO采樣重復(fù)一次?按照我的理解SYNC信號是用來重置
    發(fā)表于 12-20 06:04

    FIFO Generator的Xilinx官方手冊

    知道FF資源在FPGA是非常珍貴的。 built-in FIFO:這種類型的FIFO只有7系列之后(包括UltraScale)才有。筆者
    的頭像 發(fā)表于 11-12 10:46 ?1721次閱讀
    <b class='flag-5'>FIFO</b> Generator的Xilinx官方手冊

    FIFO深度應(yīng)該怎么計算

    FIFO是FPGA/IC設(shè)計中經(jīng)常使用到的模塊,它經(jīng)常被用在兩個模塊之間進行數(shù)據(jù)的緩存,以避免數(shù)據(jù)在傳輸過程中丟失。同時FIFO也經(jīng)常被用在跨時鐘域處理中。
    的頭像 發(fā)表于 10-25 15:20 ?983次閱讀
    <b class='flag-5'>FIFO</b>的<b class='flag-5'>深度</b>應(yīng)該怎么<b class='flag-5'>計算</b>

    Efinity FIFO IP仿真問題 -v1

    Efinity目前不支持聯(lián)合仿真,只能通過調(diào)用源文件仿真。 我們生成一個fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項。 在IP的生成目錄下會有以下
    的頭像 發(fā)表于 10-21 11:41 ?1557次閱讀
    Efinity <b class='flag-5'>FIFO</b> IP仿真問題 -v1