近日,全球晶圓代工龍頭臺積電宣布推出4nm制程工藝——N4P,希望借此贏得明年蘋果公司A16處理器代工訂單。臺積電表示,憑借5nm(N5)、4nm(N4)、3nm(N3)、以及最新的N4P制程,將能夠為產(chǎn)業(yè)界提供多樣且強大的技術(shù)組合選擇。
說是4nm工藝,實際上N4P和此前臺積電推出的N6性質(zhì)一樣,都是當(dāng)前工藝節(jié)點的進一步增強版。從下圖能夠看出,在臺積電追隨摩爾定律的工藝節(jié)點推進路線圖中,是沒有6nm這一標識的。
實際上,N4P工藝是臺積電5nm工藝的第三個增強版本,繼N5、N5P和N4工藝之后,臺積電在N4P工藝中進一步改善了工藝性能。根據(jù)臺積電的介紹,N4P工藝相較于第一代N5工藝,晶體管密度增加了6%,效能上提升了11%,比上一代N4工藝效能提升了6%。此外,N4P工藝進一步降低了芯片的功耗,相較N5工藝降低了22%。
此外,在N4P工藝上,臺積電進一步減少了光罩層數(shù),進而降低了芯片制造的復(fù)雜度,并改善客戶產(chǎn)品的生命周期。為了方便客戶在N5和N4節(jié)點上進行產(chǎn)品移植,臺積電表示,將尋求最大限度地提高 N4 和 N5 之間的設(shè)計兼容性,降低將設(shè)計完全移植到新節(jié)點的成本。
臺積電業(yè)務(wù)發(fā)展高級副總裁 Kevin Zhang 博士指出:“通過 N4P工藝,臺積電加強了我們的先進邏輯半導(dǎo)體技術(shù)組合,每一項都具有獨特的性能、功效和成本組合。N4P 經(jīng)過優(yōu)化,可為 HPC 和移動應(yīng)用提供進一步增強的先進技術(shù)平臺?!?br />
臺積電表示,N4P工藝設(shè)計將得到臺積電針對硅IP和EDA綜合設(shè)計生態(tài)系統(tǒng)的大力支持。得益于臺積電及其 Open Innovation Platform合作伙伴幫助加快產(chǎn)品開發(fā)周期,首批基于 N4P 技術(shù)的產(chǎn)品有望在 2022 年下半年流片。
臺積電發(fā)布N4P工藝之后,WikiChip官網(wǎng)針對臺積電的技術(shù)路線進行了擴充,如上圖所示。我們能夠發(fā)現(xiàn)一個很有趣的現(xiàn)象,當(dāng)工藝節(jié)點一點點縮小后,臺積電在每一個“標準節(jié)點”上,分化出了越來越多的延伸工藝。有從業(yè)者認為,臺積電此舉從側(cè)面反應(yīng)出目前摩爾定律演進的壓力,后續(xù)N3和N2工藝節(jié)點,預(yù)計會延伸出更多的“工藝旁支”,以掩蓋摩爾定律失速的事實。
從時間節(jié)點上我們不難看出,臺積電N4P工藝的目標是明年蘋果A16處理器訂單。根據(jù)此前的報道,蘋果A16處理器確實將會采用臺積電4nm工藝,以此實現(xiàn)更強的性能表現(xiàn)。根據(jù)爆料消息,憑借臺積電N4P工藝,以及芯片內(nèi)部的架構(gòu)創(chuàng)新(CPU大核升級為Avalanche、小核升級為Blizzard),A16處理器相較于A15處理器的性能提升將會達到20%以上,有爆料稱是22%。
可能有人會疑惑,此前臺積電不是說2022年下半年大規(guī)模量產(chǎn)3nm嗎?N4P的出現(xiàn)是否意味著N3的延期,從目前的爆料消息來看,三星和臺積電的3nm進展都不如預(yù)想中那么順利,存在漏電和性能提升不達標等情況,預(yù)計臺積電3nm量產(chǎn)時間將推遲4個月左右,很有可能為蘋果A17處理器提供代工服務(wù)。
說是4nm工藝,實際上N4P和此前臺積電推出的N6性質(zhì)一樣,都是當(dāng)前工藝節(jié)點的進一步增強版。從下圖能夠看出,在臺積電追隨摩爾定律的工藝節(jié)點推進路線圖中,是沒有6nm這一標識的。

圖源:臺積電官網(wǎng)
實際上,N4P工藝是臺積電5nm工藝的第三個增強版本,繼N5、N5P和N4工藝之后,臺積電在N4P工藝中進一步改善了工藝性能。根據(jù)臺積電的介紹,N4P工藝相較于第一代N5工藝,晶體管密度增加了6%,效能上提升了11%,比上一代N4工藝效能提升了6%。此外,N4P工藝進一步降低了芯片的功耗,相較N5工藝降低了22%。
此外,在N4P工藝上,臺積電進一步減少了光罩層數(shù),進而降低了芯片制造的復(fù)雜度,并改善客戶產(chǎn)品的生命周期。為了方便客戶在N5和N4節(jié)點上進行產(chǎn)品移植,臺積電表示,將尋求最大限度地提高 N4 和 N5 之間的設(shè)計兼容性,降低將設(shè)計完全移植到新節(jié)點的成本。
臺積電業(yè)務(wù)發(fā)展高級副總裁 Kevin Zhang 博士指出:“通過 N4P工藝,臺積電加強了我們的先進邏輯半導(dǎo)體技術(shù)組合,每一項都具有獨特的性能、功效和成本組合。N4P 經(jīng)過優(yōu)化,可為 HPC 和移動應(yīng)用提供進一步增強的先進技術(shù)平臺?!?br />
臺積電表示,N4P工藝設(shè)計將得到臺積電針對硅IP和EDA綜合設(shè)計生態(tài)系統(tǒng)的大力支持。得益于臺積電及其 Open Innovation Platform合作伙伴幫助加快產(chǎn)品開發(fā)周期,首批基于 N4P 技術(shù)的產(chǎn)品有望在 2022 年下半年流片。

圖源:WikiChip
臺積電發(fā)布N4P工藝之后,WikiChip官網(wǎng)針對臺積電的技術(shù)路線進行了擴充,如上圖所示。我們能夠發(fā)現(xiàn)一個很有趣的現(xiàn)象,當(dāng)工藝節(jié)點一點點縮小后,臺積電在每一個“標準節(jié)點”上,分化出了越來越多的延伸工藝。有從業(yè)者認為,臺積電此舉從側(cè)面反應(yīng)出目前摩爾定律演進的壓力,后續(xù)N3和N2工藝節(jié)點,預(yù)計會延伸出更多的“工藝旁支”,以掩蓋摩爾定律失速的事實。
從時間節(jié)點上我們不難看出,臺積電N4P工藝的目標是明年蘋果A16處理器訂單。根據(jù)此前的報道,蘋果A16處理器確實將會采用臺積電4nm工藝,以此實現(xiàn)更強的性能表現(xiàn)。根據(jù)爆料消息,憑借臺積電N4P工藝,以及芯片內(nèi)部的架構(gòu)創(chuàng)新(CPU大核升級為Avalanche、小核升級為Blizzard),A16處理器相較于A15處理器的性能提升將會達到20%以上,有爆料稱是22%。
可能有人會疑惑,此前臺積電不是說2022年下半年大規(guī)模量產(chǎn)3nm嗎?N4P的出現(xiàn)是否意味著N3的延期,從目前的爆料消息來看,三星和臺積電的3nm進展都不如預(yù)想中那么順利,存在漏電和性能提升不達標等情況,預(yù)計臺積電3nm量產(chǎn)時間將推遲4個月左右,很有可能為蘋果A17處理器提供代工服務(wù)。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
臺積電
+關(guān)注
關(guān)注
44文章
5787瀏覽量
174664 -
晶圓代工
+關(guān)注
關(guān)注
6文章
872瀏覽量
49658 -
5nm
+關(guān)注
關(guān)注
1文章
342瀏覽量
26570
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
Cadence基于臺積電N4工藝交付16GT/s UCIe Gen1 IP
我們很高興展示基于臺積電成熟 N4 工藝打造的 Gen1 UCIe IP 的 16GT/s 眼圖。該 IP 一次流片成功且眼圖清晰開闊,為尋
新思科技攜手是德科技推出AI驅(qū)動的射頻設(shè)計遷移流程
新思科技與是德科技宣布聯(lián)合推出人工智能(AI)驅(qū)動的射頻設(shè)計遷移流程,旨在加速從臺積公司N6RF+向N4P
臺積電2nm良率超 90%!蘋果等巨頭搶單
當(dāng)行業(yè)還在熱議3nm工藝量產(chǎn)進展時,臺積電已經(jīng)悄悄把2nm技術(shù)推到了關(guān)鍵門檻!據(jù)《經(jīng)濟日報》報道
西門子與臺積電合作推動半導(dǎo)體設(shè)計與集成創(chuàng)新 包括臺積電N3P N3C A14技術(shù)
西門子和臺積電在現(xiàn)有 N3P 設(shè)計解決方案的基礎(chǔ)上,進一步推進針對臺積電
發(fā)表于 05-07 11:37
?1235次閱讀
三星在4nm邏輯芯片上實現(xiàn)40%以上的測試良率
較為激進的技術(shù)路線,以挽回局面。
4 月 18 日消息,據(jù)韓媒《ChosunBiz》當(dāng)?shù)貢r間 16 日報道,三星電子在其 4nm 制程 HBM4 內(nèi)存邏輯芯片的初步測試生產(chǎn)中取得了40% 的良率,這高于
發(fā)表于 04-18 10:52
曝三星已量產(chǎn)第四代4nm芯片
據(jù)外媒曝料稱三星已量產(chǎn)第四代4nm芯片。報道中稱三星自從2021年首次量產(chǎn)4nm芯片以來,每年都在改進技術(shù)。三星現(xiàn)在使用的是其最新的第四代4nm工藝節(jié)點(SF
英特爾18A與臺積電N2工藝各有千秋
TechInsights與SemiWiki近日聯(lián)合發(fā)布了對英特爾Intel 18A(1.8nm級別)和臺積電N2(2
蘋果M5芯片量產(chǎn),采用臺積電N3P制程工藝
工藝——N3P。與前代工藝相比,N3P在性能上實現(xiàn)了約5%的提升,同時在功耗方面降低了5%至10%。這一顯著的進步意味著,搭載M5芯片的設(shè)備將能夠提供更強大的處理能力,同時擁有更出色的
臺積電美國Fab 21晶圓廠2024年Q4量產(chǎn)4nm芯片
近日,據(jù)外媒報道,臺積電已確認其位于美國亞利桑那州的Fab 21晶圓廠將在2024年第四季度正式進入大批量生產(chǎn)階段,主要生產(chǎn)4nm工藝(
臺積電4nm芯片量產(chǎn)
率和質(zhì)量可媲美臺灣產(chǎn)區(qū)。 此外;臺積電還將在亞利桑那州二廠生產(chǎn)領(lǐng)先全球的2納米制程技術(shù),預(yù)計生產(chǎn)時間是2028年。 臺積
消息稱臺積電3nm、5nm和CoWoS工藝漲價,即日起效!
)計劃從2025年1月起對3nm、5nm先進制程和CoWoS封裝工藝進行價格調(diào)整。 先進制程2025年喊漲,最高漲幅20% 其中,對3nm、5nm
臺積電2025年起調(diào)整工藝定價策略
近日,據(jù)臺灣媒體報道,隨著AI領(lǐng)域?qū)ο冗M制程與封裝產(chǎn)能的需求日益旺盛,臺積電計劃從2025年1月起,針對其3nm、5nm以及先進的CoWoS
臺積電2nm工藝將量產(chǎn),蘋果iPhone成首批受益者
。然而,最新的供應(yīng)鏈消息卻透露了一個不同的方向。據(jù)悉,A19系列芯片將采用臺積電的第三代3nm工藝(N3
臺積電分享 2nm 工藝深入細節(jié):功耗降低 35% 或性能提升15%!
來源:IEEE 臺積電在本月早些時候于IEEE國際電子器件會議(IEDM)上公布了其N2(2nm級)制程的更多細節(jié)。該新一代

臺積電推出N4P工藝,“真4nm”還是“數(shù)字游戲”?
評論