chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何根據(jù)Versal ACAP架構(gòu)的描述來使用XPE

YCqV_FPGA_EETre ? 來源:Xilinx賽靈思官微 ? 作者:Xilinx ? 2021-10-28 16:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

對于任何一項設(shè)計,要想盡可能實現(xiàn)最低的功率包絡(luò),都需要在設(shè)計周期早期準(zhǔn)確估算功耗。早期估算有助于選擇合適的器件、充分發(fā)揮架構(gòu)優(yōu)勢、更改設(shè)計拓?fù)?,以及使用不?IP 塊。在設(shè)計階段早期妥善權(quán)衡取舍,可以幫助用戶在滿足規(guī)格要求的同時,將自身產(chǎn)品更快速推向市場。

本文檔旨在介紹如何根據(jù) Versal ACAP 架構(gòu)的描述來使用 Xilinx Power Estimator (XPE)。

UG1275

賽靈思提供了 2 種類型的功耗估算工具:通常用于在設(shè)計實現(xiàn)之前進(jìn)行估算的 XPE,以及準(zhǔn)確性更高、適合在設(shè)計實現(xiàn)期間使用的 Vivado Report Power。二者都包含豐富的功能,能夠助力創(chuàng)建低功耗 ACAP 設(shè)計。

針對整個設(shè)計周期內(nèi)的各種功耗難題,賽靈思建議采用如下功耗方法論 (Power Methodology) 解決。

在工程的概念設(shè)計和架構(gòu)探索階段,利用有限的設(shè)計架構(gòu)詳情來評估功耗預(yù)算至關(guān)重要。XPE 可以解決大部分早期功耗估算難題。它通常適用于工程的預(yù)設(shè)計和預(yù)實現(xiàn)階段,有助于根據(jù)應(yīng)用的具體需求進(jìn)行架構(gòu)評估、器件選擇、選擇合適的電源組件,以及散熱管理解決方案。

XPE 能夠考量使用者進(jìn)行設(shè)計的資源使用情況、翻轉(zhuǎn)率、I/O 負(fù)載和其它各種因素。通過將這些因素與器件模型相結(jié)合,即可計算估算的配電功耗。

保證有效執(zhí)行功耗估算的設(shè)計注意事項

XPE 中的設(shè)計輸入分類為以下 3 個類別:

● 設(shè)計創(chuàng)建:設(shè)計創(chuàng)建表示手動輸入功耗估算,隨后開始依次選擇正確的器件、散熱條件規(guī)格以及更重要的是,配置平臺管理控制器。完成設(shè)計配置后,使用“快速估算 (Quick Estimate)”和“IP 管理器 (IP Manager)”來創(chuàng)建設(shè)計,然后在各塊工作表上進(jìn)行優(yōu)化。

● 設(shè)計移植:設(shè)計移植首先需將上一代 XPE 設(shè)計 (.xpe) 導(dǎo)入“匯總 (Summary)”工作表。導(dǎo)入流程僅檢索與 Versal架構(gòu)相關(guān)的數(shù)據(jù),主要是可編程邏輯 (PL) 和處理器系統(tǒng) (PS) 配置。因此,它需要完成器件選擇和配置,以便完成設(shè)計創(chuàng)建,此外還需要通過 IP Manager 或者通過在塊工作表中手動輸入來添加所需的新的塊。

● 設(shè)計分析:設(shè)計分析因 Vivado 中創(chuàng)建的 Versal ACAP 設(shè)計而異,通過將設(shè)計分析導(dǎo)入 XPE 即可進(jìn)行進(jìn)一步的分析或后處理。

使用處理器系統(tǒng)工作表

Versal ACAP 將功能豐富的 64 位雙核 Arm Cortex-A72 和雙核 Arm Cortex-R5F 處理器系統(tǒng) (PS)、賽靈思可編程邏輯 (PL) 架構(gòu)以及 AI 引擎 (AI Engine) 全都集成到單一器件內(nèi)。

低功耗域和全功耗域

處理器子系統(tǒng) (PS) 工作表分為 2 個域:低功耗域 (Low Power Domain) 和全功耗域 (Full Power Domain)。這些功耗域可開啟和關(guān)閉。以下圖例分別展示了低功耗域和全功耗域。

處理器和 PLL

Versal 架構(gòu)的 PS 為全功耗域集成了功能豐富的 64 位雙核 Arm Cortex-A72 (APU),并為低功耗域集成了雙核 ArmCortex-R5F (RPU) 處理器系統(tǒng) (PS)。在全功耗域中可使用 APU PLL 來為 Arm Cortex-A72 核、L2 高速緩存、FPD 互連結(jié)構(gòu)和 CCI 生成時鐘。在低功耗域中可使用 RPU PLL 來為 Arm Cortex-R5F 核、TCM、OCM 和 LPD 互連結(jié)構(gòu)生成時鐘。

注:使用 A72 時,必須啟用 L2 高速緩存,XPE 會自動將其啟用并向 FPD 添加電源。

存儲器和 I/O 接口

Arm Cortex-A72 和 Cortex-R5F CPU 系統(tǒng)還包含片上 TCM、OCM 存儲器、L2 高速緩存和豐富的外設(shè)連接接口。

高速緩存一致性互連 (CCI)

所謂 CCI 表示將部分互連和一致性功能組合到一起的塊?!柏?fù)載 (Load)”字段值取決于應(yīng)用,范圍為 0% - 100%。此Load 值與“互連負(fù)載 (Load for Interconnect)”值相同。允許的最大頻率與對應(yīng)速度等級的 APU 頻率范圍相同。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1797

    瀏覽量

    132887
  • XPE
    XPE
    +關(guān)注

    關(guān)注

    0

    文章

    7

    瀏覽量

    11235
  • ACAP
    +關(guān)注

    關(guān)注

    1

    文章

    54

    瀏覽量

    8579

原文標(biāo)題:XPE 助力設(shè)計早期準(zhǔn)確功耗估算

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

    在任意設(shè)計流程中,仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶在無任何物理硬件的情況下對硬件系統(tǒng)進(jìn)行確認(rèn)。這篇簡短的博客將介紹如何使用 QEMU + 協(xié)同仿真來對 AMD Versal 自適應(yīng) SoC
    的頭像 發(fā)表于 08-06 17:21 ?1310次閱讀
    在AMD <b class='flag-5'>Versal</b>自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

    基于AMD Versal器件實現(xiàn)PCIe5 DMA功能

    Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強的邏輯性能,并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強大得多。本節(jié)將基于AMD官方開發(fā)板展示如何快速部署PCIe5x8及DMA功能。
    的頭像 發(fā)表于 06-19 09:44 ?1174次閱讀
    基于AMD <b class='flag-5'>Versal</b>器件實現(xiàn)PCIe5 DMA功能

    AMD第二代Versal AI Edge和Versal Prime系列加速量產(chǎn) 為嵌入式系統(tǒng)實現(xiàn)單芯片智能

    我們推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列,這兩款產(chǎn)品是對 Versal 產(chǎn)品組合的擴(kuò)展,可為嵌入式系統(tǒng)實現(xiàn)單芯片智能。
    的頭像 發(fā)表于 06-11 09:59 ?1313次閱讀

    Versal 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    AMD 自適應(yīng)計算文檔按一組標(biāo)準(zhǔn)設(shè)計進(jìn)程進(jìn)行組織,以便幫助您查找當(dāng)前開發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計中心頁面上訪問 AMD Versal 自適應(yīng) SoC 設(shè)計進(jìn)程。您還可以使用設(shè)計流程助手來更深入了解設(shè)計流程,并找到特定于預(yù)期設(shè)計需求的內(nèi)容。本文檔涵蓋了以下設(shè)計進(jìn)程:
    的頭像 發(fā)表于 06-03 14:25 ?400次閱讀
    <b class='flag-5'>Versal</b> 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計

    設(shè)計、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計套件提供經(jīng)過優(yōu)化的設(shè)計流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計。 面向硬件開發(fā)人員的精簡設(shè)計流程
    的頭像 發(fā)表于 05-07 15:15 ?827次閱讀
    適用于<b class='flag-5'>Versal</b>的AMD Vivado  加快FPGA開發(fā)完成<b class='flag-5'>Versal</b>自適應(yīng)SoC設(shè)計

    第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

    第二代 AMD Versal Premium 系列自適應(yīng) SoC 是一款多功能且可配置的平臺,提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應(yīng) SoC 旨在滿足從簡單到復(fù)雜的各種 CXL 應(yīng)用需求
    的頭像 發(fā)表于 04-24 14:52 ?757次閱讀
    第二代AMD <b class='flag-5'>Versal</b> Premium系列SoC滿足各種CXL應(yīng)用需求

    面向AI與機器學(xué)習(xí)應(yīng)用的開發(fā)平臺 AMD/Xilinx Versal? AI Edge VEK280

    解讀: *附件:VEK280_用戶指南 開發(fā)手冊.pdf 一、核心配置與架構(gòu) ? 自適應(yīng)SoC芯片 基于AMD Versal? AI Edge系列VE2802自適應(yīng)SoC,集成AI引擎機器學(xué)習(xí)
    的頭像 發(fā)表于 04-11 18:33 ?1794次閱讀
    面向AI與機器學(xué)習(xí)應(yīng)用的開發(fā)平臺 AMD/Xilinx <b class='flag-5'>Versal</b>? AI Edge VEK280

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    在 AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動為所有 AMD Versal 自適應(yīng) SoC 器件啟用。請注意,Advanced Flow
    的頭像 發(fā)表于 01-23 09:33 ?1089次閱讀
    AMD <b class='flag-5'>Versal</b>自適應(yīng)SoC器件Advanced Flow概覽(下)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) SoC 器件的 Advanced Flow 布局布線
    的頭像 發(fā)表于 01-17 10:09 ?1008次閱讀
    AMD <b class='flag-5'>Versal</b>自適應(yīng)SoC器件Advanced Flow概覽(上)

    EE-133:將ADSP-218x的傳統(tǒng)架構(gòu)文件轉(zhuǎn)換為鏈接器描述文件

    電子發(fā)燒友網(wǎng)站提供《EE-133:將ADSP-218x的傳統(tǒng)架構(gòu)文件轉(zhuǎn)換為鏈接器描述文件.pdf》資料免費下載
    發(fā)表于 01-13 16:34 ?0次下載
    EE-133:將ADSP-218x的傳統(tǒng)<b class='flag-5'>架構(gòu)</b>文件轉(zhuǎn)換為鏈接器<b class='flag-5'>描述</b>文件

    如何通過PMC_GPIO喚醒AMD Versal? Adaptive SoC Linux系統(tǒng)

    指導(dǎo)頁面和 MPSoC 系統(tǒng)在同一個 Wiki 網(wǎng)頁。本文將通過 PMC_GPIO 作為例子來描述如何喚醒 Versal 系統(tǒng)。 Wiki 網(wǎng)頁: https
    的頭像 發(fā)表于 12-17 10:07 ?1111次閱讀
    如何通過PMC_GPIO喚醒AMD <b class='flag-5'>Versal</b>? Adaptive SoC Linux系統(tǒng)

    使用 AMD Versal AI 引擎釋放 DSP 計算的潛力

    Versal AI 引擎可以在降低功耗預(yù)算的情況下提高 DSP 計算密度,”高級產(chǎn)品營銷經(jīng)理 Udayan Sinha 表示。這種效率使 Versal AI 引擎能夠在嚴(yán)格的功耗預(yù)算內(nèi)處理最苛刻
    的頭像 發(fā)表于 11-29 14:07 ?1537次閱讀

    貿(mào)澤開售適用于AI和機器學(xué)習(xí)應(yīng)用的 AMD Versal AI Edge VEK280評估套件

    2024 年 11 月 19 日 – 專注于引入新品的全球電子元器件和工業(yè)自動化產(chǎn)品授權(quán)代理商貿(mào)澤電子 (Mouser Electronics) 即日起供應(yīng)AMD全新Versal? AI Edge
    發(fā)表于 11-21 14:23 ?469次閱讀

    使用AMD Versal AI引擎加速高性能DSP應(yīng)用

    AMD Versal AI 引擎使您能夠擴(kuò)展數(shù)字信號處理( DSP )算力與面向未來的設(shè)計,從而適應(yīng)當(dāng)前和下一代計算密集型 DSP 應(yīng)用。借助 Versal AI 引擎,客戶能以更低的功耗1和更少的可編程邏輯資源2獲得高性能 DSP。
    的頭像 發(fā)表于 11-20 16:35 ?1212次閱讀

    AMD推出第二代Versal Premium系列

    近日,AMD(超威,納斯達(dá)克股票代碼:AMD )今日宣布推出第二代 AMD Versal Premium 系列,這款自適應(yīng) SoC 平臺旨在面向各種工作負(fù)載提供最高水平系統(tǒng)加速。第二代 Versal
    的頭像 發(fā)表于 11-13 09:27 ?1205次閱讀