對于任何一項設(shè)計,要想盡可能實現(xiàn)最低的功率包絡(luò),都需要在設(shè)計周期早期準(zhǔn)確估算功耗。早期估算有助于選擇合適的器件、充分發(fā)揮架構(gòu)優(yōu)勢、更改設(shè)計拓?fù)?,以及使用不?IP 塊。在設(shè)計階段早期妥善權(quán)衡取舍,可以幫助用戶在滿足規(guī)格要求的同時,將自身產(chǎn)品更快速推向市場。
本文檔旨在介紹如何根據(jù) Versal ACAP 架構(gòu)的描述來使用 Xilinx Power Estimator (XPE)。
UG1275
賽靈思提供了 2 種類型的功耗估算工具:通常用于在設(shè)計實現(xiàn)之前進(jìn)行估算的 XPE,以及準(zhǔn)確性更高、適合在設(shè)計實現(xiàn)期間使用的 Vivado Report Power。二者都包含豐富的功能,能夠助力創(chuàng)建低功耗 ACAP 設(shè)計。
針對整個設(shè)計周期內(nèi)的各種功耗難題,賽靈思建議采用如下功耗方法論 (Power Methodology) 解決。
在工程的概念設(shè)計和架構(gòu)探索階段,利用有限的設(shè)計架構(gòu)詳情來評估功耗預(yù)算至關(guān)重要。XPE 可以解決大部分早期功耗估算難題。它通常適用于工程的預(yù)設(shè)計和預(yù)實現(xiàn)階段,有助于根據(jù)應(yīng)用的具體需求進(jìn)行架構(gòu)評估、器件選擇、選擇合適的電源組件,以及散熱管理解決方案。
XPE 能夠考量使用者進(jìn)行設(shè)計的資源使用情況、翻轉(zhuǎn)率、I/O 負(fù)載和其它各種因素。通過將這些因素與器件模型相結(jié)合,即可計算估算的配電功耗。
保證有效執(zhí)行功耗估算的設(shè)計注意事項
XPE 中的設(shè)計輸入分類為以下 3 個類別:
● 設(shè)計創(chuàng)建:設(shè)計創(chuàng)建表示手動輸入功耗估算,隨后開始依次選擇正確的器件、散熱條件規(guī)格以及更重要的是,配置平臺管理控制器。完成設(shè)計配置后,使用“快速估算 (Quick Estimate)”和“IP 管理器 (IP Manager)”來創(chuàng)建設(shè)計,然后在各塊工作表上進(jìn)行優(yōu)化。
● 設(shè)計移植:設(shè)計移植首先需將上一代 XPE 設(shè)計 (.xpe) 導(dǎo)入“匯總 (Summary)”工作表。導(dǎo)入流程僅檢索與 Versal架構(gòu)相關(guān)的數(shù)據(jù),主要是可編程邏輯 (PL) 和處理器系統(tǒng) (PS) 配置。因此,它需要完成器件選擇和配置,以便完成設(shè)計創(chuàng)建,此外還需要通過 IP Manager 或者通過在塊工作表中手動輸入來添加所需的新的塊。
● 設(shè)計分析:設(shè)計分析因 Vivado 中創(chuàng)建的 Versal ACAP 設(shè)計而異,通過將設(shè)計分析導(dǎo)入 XPE 即可進(jìn)行進(jìn)一步的分析或后處理。
使用處理器系統(tǒng)工作表
Versal ACAP 將功能豐富的 64 位雙核 Arm Cortex-A72 和雙核 Arm Cortex-R5F 處理器系統(tǒng) (PS)、賽靈思可編程邏輯 (PL) 架構(gòu)以及 AI 引擎 (AI Engine) 全都集成到單一器件內(nèi)。
低功耗域和全功耗域
處理器子系統(tǒng) (PS) 工作表分為 2 個域:低功耗域 (Low Power Domain) 和全功耗域 (Full Power Domain)。這些功耗域可開啟和關(guān)閉。以下圖例分別展示了低功耗域和全功耗域。
處理器和 PLL
Versal 架構(gòu)的 PS 為全功耗域集成了功能豐富的 64 位雙核 Arm Cortex-A72 (APU),并為低功耗域集成了雙核 ArmCortex-R5F (RPU) 處理器系統(tǒng) (PS)。在全功耗域中可使用 APU PLL 來為 Arm Cortex-A72 核、L2 高速緩存、FPD 互連結(jié)構(gòu)和 CCI 生成時鐘。在低功耗域中可使用 RPU PLL 來為 Arm Cortex-R5F 核、TCM、OCM 和 LPD 互連結(jié)構(gòu)生成時鐘。
注:使用 A72 時,必須啟用 L2 高速緩存,XPE 會自動將其啟用并向 FPD 添加電源。
存儲器和 I/O 接口
Arm Cortex-A72 和 Cortex-R5F CPU 系統(tǒng)還包含片上 TCM、OCM 存儲器、L2 高速緩存和豐富的外設(shè)連接接口。
高速緩存一致性互連 (CCI)
所謂 CCI 表示將部分互連和一致性功能組合到一起的塊?!柏?fù)載 (Load)”字段值取決于應(yīng)用,范圍為 0% - 100%。此Load 值與“互連負(fù)載 (Load for Interconnect)”值相同。允許的最大頻率與對應(yīng)速度等級的 APU 頻率范圍相同。
責(zé)任編輯:haq
-
賽靈思
+關(guān)注
關(guān)注
33文章
1797瀏覽量
132887 -
XPE
+關(guān)注
關(guān)注
0文章
7瀏覽量
11235 -
ACAP
+關(guān)注
關(guān)注
1文章
54瀏覽量
8579
原文標(biāo)題:XPE 助力設(shè)計早期準(zhǔn)確功耗估算
文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

基于AMD Versal器件實現(xiàn)PCIe5 DMA功能

AMD第二代Versal AI Edge和Versal Prime系列加速量產(chǎn) 為嵌入式系統(tǒng)實現(xiàn)單芯片智能
Versal 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計

第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

面向AI與機器學(xué)習(xí)應(yīng)用的開發(fā)平臺 AMD/Xilinx Versal? AI Edge VEK280

AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

EE-133:將ADSP-218x的傳統(tǒng)架構(gòu)文件轉(zhuǎn)換為鏈接器描述文件

如何通過PMC_GPIO喚醒AMD Versal? Adaptive SoC Linux系統(tǒng)

評論