chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Verilog/FPGA開源項目介紹

OpenFPGA ? 來源:OpenFPGA ? 作者:碎碎思 ? 2021-11-17 11:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

優(yōu)秀的 Verilog/FPGA開源項目介紹(七)- CAN0、CAN總線介紹《【科普】CAN總線介紹及FPGA實現方案簡介》

1、CAN權威文檔CAN總線有兩個ISO國際標準:ISO11898 和 ISO11519。其中:

ISO11898 定義了通信速率為 125 kbps~1 Mbps 的高速 CAN 通信標準,屬于閉環(huán)總線,傳輸速率可達1Mbps,總線長度 ≤ 40米。

ISO11519 定義了通信速率為 10~125 kbps 的低速 CAN 通信標準,屬于開環(huán)總線,傳輸速率為40kbps時,總線長度可達1000米。

ISO 11898 文檔在這里

鏈接//caiyun.139.com/m/i?1B5C60ZjPpmPA提取碼:PR9t復制內容打開和彩云PC客戶端,操作更方便哦

3、【小梅哥FPGA】使用FPGA實現CAN通信的例子(NIOS+CAN IP)

https://bbs.elecfans.com/jishu_1385802_1_1.html

這是小梅哥FPGA開發(fā)板上的實例,之所以放到第一個是因為這是目前FPGA實現CAN通信的比較完美的解決方案,單純使用硬件描述語言的IP,會有一些不可預知的BUG,但是使用軟核處理器是比較完美的。

上圖就是整個項目的系統方案,也很好理解,就不過多贅述了。

SJA100就是CAN控制器

VP230就是CAN收發(fā)器。

PS:代碼在上訴鏈接中。

4、liteCAN

https://github.com/WangXuan95/liteCAN

基于 FPGA 的輕量級CAN總線控制器

此項目實現的是CAN控制器,CAN收發(fā)器還是需要外掛。

簡介CAN總線作為工業(yè)和汽車領域最常用的通信總線,具有拓撲結構簡潔、可靠性高、傳輸距離長等優(yōu)點。CAN總線的非破壞性仲裁機制依賴于幀ID,CAN2.0A和CAN2.0B分別規(guī)定了11bit-ID(短ID) 的標準幀和29bit-ID(長ID) 的擴展幀,另外,還有遠程幀這種數據請求機制。關于CAN總線的更多知識可以參考這個科普文章。

CAN總線的復雜機制決定了控制器設計的復雜性。本庫實現了一個輕量化但完備的CAN控制器,特點如下:

本地ID可固定配置為任意短ID。

發(fā)送 : 僅支持以本地ID發(fā)送數據長度為4Byte的幀。

接收 : 支持接收短ID或長ID的幀,接收幀的數據長度沒有限制 (即支持 0~8Byte ) 。

接收幀過濾 : 可針對短ID和長ID獨立設置過濾器,只接收和過濾器匹配的數據幀。

自動響應遠程幀 : 當收到的遠程幀與本地ID匹配時,自動將發(fā)送緩存中的下一個數據發(fā)送出去。若緩存為空,則重復發(fā)送上次發(fā)過的數據。

平臺無關 :純 RTL 編寫 (SystemVerilog),可以在 Altera 和 Xilinx 等各種 FPGA 上運行。

設計文件說明

設計相關的4個文件在 RTL 文件夾中,各文件功能如下表。你只需將以上4個文件包含進工程,就可以調用can_top.sv進行更高層次的CAN通信業(yè)務的二次開發(fā)。

此項目非常完整,項目由中文說明,完備的TB及測試方案。

5、CAN-fpga

https://github.com/AlxyF/CAN-fpga

項目沒有任何介紹,看文件結構,是基于Quartus II建立的,結構和上一項目完全沒什么區(qū)別。整個項目應該是完備的,有興趣可以看看。

6、sja1000

https://github.com/zhaotliang/sja1000

這個就是Verilog編寫的外掛SJA100的驅動程序,這里就不過多介紹了。

7、Click_MCP25625

https://github.com/MikroElektronika/Click_MCP25625

這是MCP25625(控制器+收發(fā)器集合)的SPI驅動(ARM單片機的)。

https://github.com/UberLambda/CANnuccia

這個項目和這個功能一樣,就不展開描述了。

USB-CAN(調試利器)因為本期沒幾個開源項目,所以這里在推薦幾個開源的USB-CAN方案,大部分都是可以直接打板使用的。

一、stm32f0 + CAN收發(fā)器TJA1051/3

https://canable.io/

https://codechina.csdn.net/mirrors/HubertD/candleLight?utm_source=csdn_github_accelerator

https://github.com/HubertD/candleLight/blob/master/export/v1.1/pdf/candleLight-v1.1.pdf

ta有完全開源的軟硬件及上位機支持,支持windos和linux Stock can并且都免驅哦。且支持Python

上述的方案某寶上也有成品。

二、KS22方案

http://bbs.eeworld.com.cn/thread-491860-1-1.html

相關文檔及上位機:

三、open-usb-can

https://github.com/fabiobaltieri/open-usb-can

文檔很完備。

該項目是基于 ATMega32U2 和 MCP2515 SPI CANBus 控制器的 USB 轉 CANBus 接口。

最后,還是感謝各個大佬開源的項目,讓我們受益匪淺。后面有什么感興趣方面的項目,大家可以在后臺留言或者加微信留言,今天就到這,我是爆肝的碎碎思,期待下期文章與你相見。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1659

    文章

    22368

    瀏覽量

    633054
  • CAN
    CAN
    +關注

    關注

    59

    文章

    3044

    瀏覽量

    472115
  • 通信
    +關注

    關注

    18

    文章

    6364

    瀏覽量

    139851

原文標題:優(yōu)秀的 Verilog/FPGA開源項目介紹(七)- CAN通信

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    FPGA 入門必看:Verilog 與 VHDL 編程基礎解析!

    很多開發(fā)者第一次接觸FPGA,都會有同樣的疑問:FPGA是硬件,不是軟件,怎么寫程序?答案就是用硬件描述語言(HDL),最常用的就是Verilog和VHDL。今天,我們就帶你入門,搞清楚FPG
    的頭像 發(fā)表于 01-19 09:05 ?206次閱讀
    <b class='flag-5'>FPGA</b> 入門必看:<b class='flag-5'>Verilog</b> 與 VHDL 編程基礎解析!

    開源鴻蒙項目順利孵化畢業(yè)

    2025年11月21日,2025開放原子開發(fā)者大會在北京隆重啟幕。作為本次大會的重磅環(huán)節(jié)和核心焦點之一,在大會開幕式上,開放原子開源基金會(以下簡稱“基金會”)宣布開源鴻蒙項目達成開源
    的頭像 發(fā)表于 11-27 14:36 ?482次閱讀

    開源鴻蒙項目達成開源孵化目標順利畢業(yè)

    11月21日,2025開放原子開發(fā)者大會在北京隆重啟幕。作為本次大會的重磅環(huán)節(jié)和核心焦點之一,在大會開幕式上,開源鴻蒙項目達成開源孵化目標、順利畢業(yè),這是項目
    的頭像 發(fā)表于 11-25 17:36 ?1089次閱讀

    開源鴻蒙和開源歐拉成為開放原子開源基金會首批畢業(yè)項目

    11月21日,在2025開放原子開發(fā)者大會開幕式上,開放原子開源基金會宣布旗下開源鴻蒙(OpenHarmony)與開源歐拉(openEuler)成為首批畢業(yè)項目。
    的頭像 發(fā)表于 11-25 17:22 ?764次閱讀

    開源FPGA硬件】硬件黑客集結:開源FPGA開發(fā)板測評活動全網火熱招募中......

    開源活動簡介 近期,小眼睛科技聯合紫光同創(chuàng)及電子發(fā)燒友發(fā)起了 # 擁抱開源!一起來做FPGA開發(fā)板活動 ,活動一經發(fā)布,得到了很多開源愛好者的熱烈響應,再次感謝大家的支持!
    發(fā)表于 10-29 11:37

    硬件黑客集結:開源FPGA開發(fā)板測評活動全網火熱招募中......

    開源活動簡介近期,小眼睛科技聯合紫光同創(chuàng)及電子發(fā)燒友發(fā)起了#擁抱開源!一起來做FPGA開發(fā)板活動,活動一經發(fā)布,得到了很多開源愛好者的熱烈響應,再次感謝大家的支持!
    的頭像 發(fā)表于 10-29 08:05 ?555次閱讀
    硬件黑客集結:<b class='flag-5'>開源</b><b class='flag-5'>FPGA</b>開發(fā)板測評活動全網火熱招募中......

    如何利用Verilog HDL在FPGA上實現SRAM的讀寫測試

    本篇將詳細介紹如何利用Verilog HDL在FPGA上實現SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點。在FPGA中實現SRAM讀寫測試,包括設計SRA
    的頭像 發(fā)表于 10-22 17:21 ?4215次閱讀
    如何利用<b class='flag-5'>Verilog</b> HDL在<b class='flag-5'>FPGA</b>上實現SRAM的讀寫測試

    開源FPGA硬件|FPGA LAYOUT評審,紫光同創(chuàng)定制公仔派送中

    為核心的設計公司,致力于為客戶提供專業(yè)的定制化FPGA及嵌入式解決方案和服務。此次開源FPGA開發(fā)板項目由小眼睛科技和紫光同創(chuàng)、電子發(fā)燒友聯合推出,將基于國產FP
    的頭像 發(fā)表于 08-12 12:33 ?1090次閱讀
    <b class='flag-5'>開源</b><b class='flag-5'>FPGA</b>硬件|<b class='flag-5'>FPGA</b> LAYOUT評審,紫光同創(chuàng)定制公仔派送中

    火爆開發(fā)中 | 開源FPGA硬件板卡,硬件第一期發(fā)布

    開源FPGA項目自發(fā)布以來,得到了眾多開發(fā)者的關注,涉及工業(yè)、通信、車載等多個行業(yè)的100+位工程師報名參與設計,并分為:硬件組、FPGA組、linux組。其中硬件組率先開始啟動
    發(fā)表于 07-09 13:54

    RT-Thread榮獲2025優(yōu)秀開源項目 | 新聞速遞

    6月底,RT-Thread睿賽德受邀參與由上海開源信息技術協會主辦的2025上海開源創(chuàng)新精英薈。上海市商委副主任張杰出席會議并致辭。RT-Thread嵌入式操作系統項目憑借其卓越的技術創(chuàng)新與
    的頭像 發(fā)表于 07-04 09:04 ?2537次閱讀
    RT-Thread榮獲2025優(yōu)秀<b class='flag-5'>開源</b><b class='flag-5'>項目</b> | 新聞速遞

    開源FPGA硬件,核心開發(fā)者招募中......

    01背景簡介近期,小眼睛科技聯合紫光同創(chuàng)及電子發(fā)燒友發(fā)起了#擁抱開源!一起來做FPGA開發(fā)板活動,活動一經發(fā)布,得到了很多開源愛好者的熱烈響應,再次感謝大家的支持!為便于活動順利開展,我們將根據大家
    的頭像 發(fā)表于 06-20 08:03 ?1078次閱讀
    <b class='flag-5'>開源</b><b class='flag-5'>FPGA</b>硬件,核心開發(fā)者招募中......

    開源分享】:開源小巧的FPGA開發(fā)板——Icepi Zero

    活動推薦:擁抱開源!一起來做FPGA開發(fā)板啦!https://bbs.elecfans.com/jishu_2491185_1_1.html 項目計劃以紫光同創(chuàng)PG2L25H-6IMBG325為
    發(fā)表于 06-09 14:01

    擁抱開源!一起來做FPGA開發(fā)板啦!

    與開發(fā),包括編寫Verilog或VHDL代碼、進行邏輯功能仿真、調試以及與硬件接口的適配等工作,適合熟悉FPGA開發(fā)流程、具備邏輯設計能力的伙伴。 主要任務: 基于開源項目功能需求反饋
    發(fā)表于 06-06 14:05

    FPGA Verilog HDL語法之編譯預處理

    Verilog HDL語言和C語言一樣也提供了編譯預處理的功能。“編譯預處理”是Verilog HDL編譯系統的一個組成部分。Verilog HDL語言允許在程序中使用幾種特殊的命令(它們不是一般
    的頭像 發(fā)表于 03-27 13:30 ?1271次閱讀
    <b class='flag-5'>FPGA</b> <b class='flag-5'>Verilog</b> HDL語法之編譯預處理

    Open Echo:一個開源的聲納項目

    “ ?這是一個還在迭代中的項目開源的回聲測深儀/水深測量儀/聲吶系統,適用于水文測繪及科研用途?;贏rduino平臺開發(fā)并具備良好兼容性? ” ? Open Echo 概覽 作為持續(xù)迭代
    的頭像 發(fā)表于 03-20 11:14 ?2366次閱讀
    Open Echo:一個<b class='flag-5'>開源</b>的聲納<b class='flag-5'>項目</b>