chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何簡單快速地計(jì)算FIFO的最小深度

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-26 17:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1、為什么需要計(jì)算FIFO的最小深度

因?yàn)楣P試??肌?/p>

開玩笑的。首先我們來想下FIFO有哪些作用?我大概總結(jié)下FIFO的幾個(gè)重要作用:

解決不同時(shí)鐘域傳輸?shù)膯栴}

用來緩存一定量的數(shù)據(jù)

解決位寬不匹配的問題

FIFO最常被用來解決寫、讀不匹配的問題(時(shí)鐘、位寬),總結(jié)下來,其實(shí)FIFO最大的作用就是緩沖。既然是緩沖,那么就要知道這個(gè)緩存的空間到底需要多大。接下來的討論,都建立在滿足一次FIFO突發(fā)傳輸?shù)幕A(chǔ)上。連續(xù)無止境的突發(fā)不考慮。比如寫時(shí)鐘100M,讀時(shí)鐘50M,無限制的讀寫,那么FIFO的深度只能是無窮大了,因?yàn)閷懕茸x快,F(xiàn)IFO一定永遠(yuǎn)都不夠用。所以在實(shí)際運(yùn)用中,不會(huì)存在無限制的對(duì)FIFO進(jìn)行讀寫。如果這樣的話,F(xiàn)IFO就變成了一個(gè)“存儲(chǔ)器件”,而不是一個(gè)“緩存器件”,對(duì)于FIFO的這種用法無疑是毫無意義的。

2、實(shí)例

2.1、寫時(shí)鐘快、讀時(shí)鐘慢

2.1.1、無間斷的寫、讀操作

條件:

寫入時(shí)鐘頻率 fA = 80MHz;讀取時(shí)鐘頻率 fB = 50MHz. 一次寫入的突發(fā)長度120

讀寫操作不間斷

解法:

寫入一個(gè)數(shù)據(jù)需要的時(shí)間:1/80MHz = 12.5ns;讀取一個(gè)數(shù)據(jù)需要的時(shí)間:1/50MHz = 20ns

寫入120個(gè)數(shù)據(jù),需要的時(shí)間:120 * 12.5ns = 1500ns

在寫入全部數(shù)據(jù)所需的時(shí)間(1500ns)內(nèi),可以讀取出的數(shù)據(jù)數(shù):1500ns / 20ns = 75

所以一次突發(fā),一共需要寫入120數(shù)據(jù),在這段時(shí)間內(nèi)可以被讀出75數(shù)據(jù),剩下的數(shù)據(jù)就是需要使用FIFO來緩存,所以FIFO的最小深度為120 - 75 = 45

2.1.2、間斷的寫、讀操作

條件:

寫入時(shí)鐘頻率 fA = 80MHz;讀取時(shí)鐘頻率 fB = 50MHz. 一次寫入的突發(fā)長度120。

每兩次寫入操作間隔1個(gè)寫時(shí)鐘周期,每兩次讀取操作間隔3個(gè)讀時(shí)鐘周期。

解法:

每兩次寫入操作間隔1個(gè)寫時(shí)鐘周期,等于每兩個(gè)寫時(shí)鐘周期才寫入1個(gè)數(shù)據(jù),即等價(jià)的寫入時(shí)鐘頻率 fA'=40MHz,寫入一個(gè)數(shù)據(jù)需要的時(shí)間:1/40MHz = 25ns

每兩次讀取操作間隔3個(gè)讀時(shí)鐘周期,等于每4個(gè)寫時(shí)鐘周期才讀取1個(gè)數(shù)據(jù),即等價(jià)的讀取時(shí)鐘頻率 fB'=12.5MHz,讀取一個(gè)數(shù)據(jù)需要的時(shí)間:1/12.5MHz = 80ns

寫入120個(gè)數(shù)據(jù),需要的時(shí)間:120 * 25ns = 3000ns

在寫入全部數(shù)據(jù)所需的時(shí)間(3000ns)內(nèi),可以讀取出的數(shù)據(jù)數(shù):3000ns / 80ns = 37.5 ≈ 37(要向下取整,不然有1個(gè)數(shù)據(jù)會(huì)丟)

所以一次突發(fā),一共需要寫入120數(shù)據(jù),在這段時(shí)間內(nèi)可以被讀出37數(shù)據(jù),剩下的數(shù)據(jù)就是需要使用FIFO來緩存,所以FIFO的最小深度為120 - 37 = 83

2.2、寫時(shí)鐘慢、讀時(shí)鐘快

2.2.1、無間斷的寫、讀操作

條件:

寫入時(shí)鐘頻率 fA = 30MHz;讀取時(shí)鐘頻率 fB = 50MHz. 一次寫入的突發(fā)長度120

寫、讀操作無間斷

解法:

因?yàn)樽x操作的頻率快于寫操作的頻率,所以數(shù)據(jù)一旦被寫入FIFO后很快就會(huì)被讀走,所以FIFO的最小深度為1即可

2.2.2、間斷的寫、讀操作

條件:

寫入時(shí)鐘頻率 fA = 30MHz;讀取時(shí)鐘頻率 fB = 50MHz. 一次寫入的突發(fā)長度120。

每兩次寫入操作間隔1個(gè)寫時(shí)鐘周期,每兩次讀取操作間隔3個(gè)讀時(shí)鐘周期。

解法:

每兩次寫入操作間隔1個(gè)寫時(shí)鐘周期,等于每兩個(gè)寫時(shí)鐘周期才寫入1個(gè)數(shù)據(jù),即等價(jià)的寫入時(shí)鐘頻率 fA'=15MHz,寫入一個(gè)數(shù)據(jù)需要的時(shí)間:1/15MHz = 66.667ns

每兩次讀取操作間隔3個(gè)讀時(shí)鐘周期,等于每4個(gè)寫時(shí)鐘周期才讀取1個(gè)數(shù)據(jù),即等價(jià)的讀取時(shí)鐘頻率 fB'=12.5MHz,讀取一個(gè)數(shù)據(jù)需要的時(shí)間:1/12.5MHz = 80ns

寫入120個(gè)數(shù)據(jù),需要的時(shí)間:120 * 66.667ns = 8000ns

在寫入全部數(shù)據(jù)所需的時(shí)間(8000ns)內(nèi),可以讀取出的數(shù)據(jù)數(shù):8000ns / 80ns = 100

所以一次突發(fā),一共需要寫入120數(shù)據(jù),在這段時(shí)間內(nèi)可以被讀出100數(shù)據(jù),剩下的數(shù)據(jù)就是需要使用FIFO來緩存,所以FIFO的最小深度為120 - 100 = 20

2.3、寫時(shí)鐘、讀時(shí)鐘一樣快

2.3.1、無間斷的寫、讀操作

條件:

寫入時(shí)鐘頻率 fA = 讀取時(shí)鐘頻率 fB = 30MHz。一次寫入的突發(fā)長度120。

寫、讀操作無間斷

解法:

1、假設(shè)讀、寫時(shí)鐘無位差、則兩個(gè)時(shí)鐘同頻、同相,是同步信號(hào),故可以直接對(duì)接操作,無需FIFO

2、若讀、寫時(shí)鐘存在相位差,則被寫入的數(shù)據(jù)在一個(gè)時(shí)鐘周期內(nèi)會(huì)被讀走,所以FIFO的最小深度為1即可

2.3.2、間斷的寫、讀操作

條件:

寫入時(shí)鐘頻率 fA = 讀取時(shí)鐘頻率 fB = 50MHz。一次寫入的突發(fā)長度120。

每兩次寫入操作間隔1個(gè)時(shí)鐘周期,每兩次讀取操作間隔3個(gè)時(shí)鐘周期。

解法:

每兩次寫入操作間隔1個(gè)寫時(shí)鐘周期,等于每兩個(gè)寫時(shí)鐘周期才寫入1個(gè)數(shù)據(jù),即等價(jià)的寫入時(shí)鐘頻率 fA'=25MHz,寫入一個(gè)數(shù)據(jù)需要的時(shí)間:1/25MHz = 40ns

每兩次讀取操作間隔3個(gè)讀時(shí)鐘周期,等于每4個(gè)寫時(shí)鐘周期才讀取1個(gè)數(shù)據(jù),即等價(jià)的讀取時(shí)鐘頻率 fB'=12.5MHz,讀取一個(gè)數(shù)據(jù)需要的時(shí)間:1/12.5MHz = 80ns

寫入120個(gè)數(shù)據(jù),需要的時(shí)間:120 * 40ns = 4800ns

在寫入全部數(shù)據(jù)所需的時(shí)間(4800ns)內(nèi),可以讀取出的數(shù)據(jù)數(shù):4800ns / 80ns = 60

所以一次突發(fā),一共需要寫入120數(shù)據(jù),在這段時(shí)間內(nèi)可以被讀出60數(shù)據(jù),剩下的數(shù)據(jù)就是需要使用FIFO來緩存,所以FIFO的最小深度為120 - 60 = 60

2.4、特定時(shí)間內(nèi)時(shí)間寫、讀速率固定

條件:

每100個(gè)時(shí)鐘寫入80個(gè)數(shù)據(jù),剩余20個(gè)隨機(jī)值(無效)

每10個(gè)時(shí)鐘讀出8個(gè)數(shù)據(jù)

一次寫入的突發(fā)長度160

解法:

因?yàn)槊?00個(gè)時(shí)鐘內(nèi),僅寫入80個(gè)數(shù)據(jù),而這80個(gè)數(shù)據(jù)可能任意分布,所以160個(gè)數(shù)據(jù)的寫入可能有以下幾種情況:

如何簡單快速地計(jì)算FIFO的最小深度

可以看到,第4種情況是最極端的:一次性需要寫入160數(shù)據(jù),時(shí)間為160個(gè)時(shí)鐘

160個(gè)時(shí)鐘內(nèi),讀出的數(shù)據(jù)是160*8/10 = 128

所以一共需要寫入160數(shù)據(jù),在這段時(shí)間內(nèi)可以被讀出128數(shù)據(jù),剩下的數(shù)據(jù)就是需要使用FIFO來緩存,所以FIFO的最小深度為160 - 128 = 32

3、總結(jié)

FIFO是用來緩存的,不是用來存數(shù)據(jù)的,當(dāng)寫快讀慢時(shí),無止境的對(duì)FIFO操作是沒有意義的(不管FIFO多大,一定都會(huì)被寫滿)

FIFO深度的計(jì)算建立在滿足一次突發(fā)傳輸?shù)幕A(chǔ)上

當(dāng)讀快寫滿或者讀寫一樣快時(shí),F(xiàn)IFO的深度最多只需要1

當(dāng)寫快讀慢時(shí),在一次突發(fā)傳輸時(shí),因?yàn)樽x慢,所以肯定無法全部讀走。全部寫入的數(shù)據(jù)量 - 已經(jīng)被讀走的數(shù)據(jù)量 = 需要緩存到FIFO的數(shù)據(jù)量,即異步FIFO的最小深度

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 存儲(chǔ)
    +關(guān)注

    關(guān)注

    13

    文章

    4529

    瀏覽量

    87385
  • fifo
    +關(guān)注

    關(guān)注

    3

    文章

    400

    瀏覽量

    44784
  • 計(jì)算
    +關(guān)注

    關(guān)注

    2

    文章

    453

    瀏覽量

    39329
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    降壓式電路的緩沖電路原理和快速設(shè)計(jì)

    摘要 本應(yīng)用報(bào)告首先給出了降壓式開關(guān)電路(buck)在上管開通瞬間的的一個(gè)等效諧振回路模型。根據(jù)該模型推導(dǎo)出使得開關(guān)振鈴最小化的阻容緩沖電路(snubber)的參數(shù)計(jì)算公式,并結(jié)合參數(shù)公式給出
    發(fā)表于 06-05 14:27

    智多晶FIFO_Generator IP介紹

    FIFO_Generator是智多晶設(shè)計(jì)的一款通用型FIFO IP。當(dāng)前發(fā)布的FIFO_Generator IP是2.0版本,相比之前的1.1版本主要新增了非等比輸入輸出數(shù)據(jù)位寬支持和異步FI
    的頭像 發(fā)表于 04-25 17:24 ?937次閱讀
    智多晶<b class='flag-5'>FIFO</b>_Generator IP介紹

    基于FPGA的FIFO實(shí)現(xiàn)

    FIFO(First in First out)為先進(jìn)先出隊(duì)列,具有存儲(chǔ)功能,可用于不同時(shí)鐘域間傳輸數(shù)據(jù)以及不同的數(shù)據(jù)寬度進(jìn)行數(shù)據(jù)匹配。如其名稱,數(shù)據(jù)傳輸為單向,從一側(cè)進(jìn)入,再從另一側(cè)出來,出來的順序和進(jìn)入的順序相同。
    的頭像 發(fā)表于 04-09 09:55 ?615次閱讀
    基于FPGA的<b class='flag-5'>FIFO</b>實(shí)現(xiàn)

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Native接口FIFO支持的應(yīng)用外,AXI FIFO
    的頭像 發(fā)表于 03-17 10:31 ?1035次閱讀
    AXI接口<b class='flag-5'>FIFO</b>簡介

    解鎖TSMaster fifo函數(shù):報(bào)文讀取的高效方法

    前言:TSMaster目前有兩種讀取報(bào)文的模式:回調(diào)函數(shù)模式和fifo模式。fifo函數(shù)是TSMaster近期新增的函數(shù),本文將重點(diǎn)介紹fifo模塊。關(guān)于回調(diào)函數(shù)的使用方法可以參考幫助模塊的《
    的頭像 發(fā)表于 03-14 20:04 ?448次閱讀
    解鎖TSMaster <b class='flag-5'>fifo</b>函數(shù):報(bào)文讀取的高效方法

    深度學(xué)習(xí)入門:簡單神經(jīng)網(wǎng)絡(luò)的構(gòu)建與實(shí)現(xiàn)

    深度學(xué)習(xí)中,神經(jīng)網(wǎng)絡(luò)是核心模型。今天我們用 Python 和 NumPy 構(gòu)建一個(gè)簡單的神經(jīng)網(wǎng)絡(luò)。 神經(jīng)網(wǎng)絡(luò)由多個(gè)神經(jīng)元組成,神經(jīng)元之間通過權(quán)重連接。我們構(gòu)建一個(gè)包含輸入層、隱藏層和輸出層的簡單
    的頭像 發(fā)表于 01-23 13:52 ?518次閱讀

    FIFO IP核的使用教程

    在數(shù)字設(shè)計(jì)中,利用FIFO進(jìn)行數(shù)據(jù)處理是非常普遍的應(yīng)用,例如,實(shí)現(xiàn)時(shí)鐘域交叉、低延時(shí)存儲(chǔ)器緩存、總線位寬調(diào)整等。下圖給出了FIFO生成器支持的一種可能配置。
    的頭像 發(fā)表于 01-03 09:36 ?2829次閱讀
    <b class='flag-5'>FIFO</b> IP核的使用教程

    請(qǐng)問DAC5682z內(nèi)部FIFO深度為多少,8SAMPLE具體怎么理解?

    你好,請(qǐng)問DAC5682z內(nèi)部FIFO深度為多少,8SAMPLE具體怎么理解。 另外,DAC5682zEVM是否可以直接通過TI的ADC-HSMC板卡與ALTERA的FPGA開發(fā)相連(FPGA板HSMC接口與電壓都匹配條件下)。 謝謝
    發(fā)表于 01-03 07:27

    DAC3482在按字寬度輸入模式下,為啥SYNC信號(hào)每16*n個(gè)FIFO采樣重復(fù)一次?

    下圖是DAC3482 中FIFO的說明。該FIFO深度是8。在按字寬度輸入模式下,為啥SYNC信號(hào)每16*n個(gè)FIFO采樣重復(fù)一次?按照我的理解SYNC信號(hào)是用來重置
    發(fā)表于 12-20 06:04

    FIFO Generator的Xilinx官方手冊(cè)

    FIFO作為FPGA崗位求職過程中最常被問到的基礎(chǔ)知識(shí)點(diǎn),也是項(xiàng)目中最常被使用到的IP,其意義是非常重要的。本文基于對(duì)FIFO Generator的Xilinx官方手冊(cè)的閱讀與總結(jié),匯總主要知識(shí)點(diǎn)
    的頭像 發(fā)表于 11-12 10:46 ?1700次閱讀
    <b class='flag-5'>FIFO</b> Generator的Xilinx官方手冊(cè)

    FIFO深度應(yīng)該怎么計(jì)算

    FIFO是FPGA/IC設(shè)計(jì)中經(jīng)常使用到的模塊,它經(jīng)常被用在兩個(gè)模塊之間進(jìn)行數(shù)據(jù)的緩存,以避免數(shù)據(jù)在傳輸過程中丟失。同時(shí)FIFO也經(jīng)常被用在跨時(shí)鐘域處理中。
    的頭像 發(fā)表于 10-25 15:20 ?977次閱讀
    <b class='flag-5'>FIFO</b>的<b class='flag-5'>深度</b>應(yīng)該怎么<b class='flag-5'>計(jì)算</b>

    FPGA加速深度學(xué)習(xí)模型的案例

    計(jì)算機(jī)主板上,以高速PCIe總線進(jìn)行數(shù)據(jù)傳輸。 利用FPGA的并行計(jì)算能力,快速處理大量的卷積計(jì)算。 可編程性
    的頭像 發(fā)表于 10-25 09:22 ?1196次閱讀

    Efinity FIFO IP仿真問題 -v1

    Efinity目前不支持聯(lián)合仿真,只能通過調(diào)用源文件仿真。 我們生成一個(gè)fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項(xiàng)。 在IP的生成目錄下會(huì)有以下
    的頭像 發(fā)表于 10-21 11:41 ?1543次閱讀
    Efinity <b class='flag-5'>FIFO</b> IP仿真問題 -v1

    FPGA做深度學(xué)習(xí)能走多遠(yuǎn)?

    的發(fā)展前景較為廣闊,但也面臨一些挑戰(zhàn)。以下是一些關(guān)于 FPGA 在深度學(xué)習(xí)中應(yīng)用前景的觀點(diǎn),僅供參考: ? 優(yōu)勢方面: ? 高度定制化的計(jì)算架構(gòu):FPGA 可以根據(jù)深度學(xué)習(xí)算法的特殊需求進(jìn)行優(yōu)化,例如
    發(fā)表于 09-27 20:53

    基于Python的深度學(xué)習(xí)人臉識(shí)別方法

    基于Python的深度學(xué)習(xí)人臉識(shí)別方法是一個(gè)涉及多個(gè)技術(shù)領(lǐng)域的復(fù)雜話題,包括計(jì)算機(jī)視覺、深度學(xué)習(xí)、以及圖像處理等。在這里,我將概述一個(gè)基本的流程,包括數(shù)據(jù)準(zhǔn)備、模型選擇、訓(xùn)練過程、以及測試與評(píng)估,并附上
    的頭像 發(fā)表于 07-14 11:52 ?1687次閱讀