chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-19 18:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、Aurora配置

開門見山的說,跟DDR/PCIE/GTX這種復雜的IP相比,Aurora配置那是相當?shù)暮唵?。走著?/p>

1.1第一頁配置

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

物理層Physical Layer:

Lane Width : 鏈路位寬,對應(yīng)用戶數(shù)據(jù)位寬;實際用戶數(shù)據(jù)位寬= Lane Width*Lane的個數(shù)(也就是第二頁的Lanes)

Lane Rate : 鏈路數(shù)據(jù)傳輸速率,Gbps。我們測試默認3.125G就好。

下面三個時鐘在上一篇《時鐘和復位》說過,就不再啰嗦了。

鏈路層Link Layer:

dataflow mode: 數(shù)據(jù)流模式,可選全雙工/ 只接收/ 只發(fā)送;根據(jù)實際情況選擇,為了測試,我們這里選擇全雙工。

interface:Framing/streaming可選。streaming較簡單,大家可以自行去驗證。一般使用framing接口,可能是axi4-s接口更方便連接吧。后續(xù)介紹都基于Framing接口。

flow control:流控,暫時不選擇。

back channel:sidebands/timer 可選,(只有在單工模式才能選擇);秋大佬告知這個什么意思,我沒用過,先略過。

Scrambler/Descrambler :繞碼/解繞,這里不選擇

little endian support :小端模式,勾選上就對了。小端模式在不同場合一般有兩層意思:①[31:0]這種書寫習慣,對應(yīng)的是[0:31];②假設(shè)你的數(shù)據(jù)是64位,鏈路寬度是32位,那么一次只能傳輸32bit,先傳輸高32bit為大端模式,先傳輸?shù)?2bit為小端模式。

1.2第二頁配置

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

第二頁配置主要是對GT的選擇。

包括:使用幾個GTX,GTX的位置等。根據(jù)實際選擇,這里做測試默認就好。

1.3第三頁配置

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

為了學習以及使用的靈活性,我們一般選擇將共享邏輯放在example design而不是放入core。

配置部分就介紹完了,使用還是很簡單的。再次感謝xilinx!

前面說過,Aurora core支持兩種接口模式:framing 和 streaming。

streaming較簡單,framing 較通用。

下面我們一起來看下這兩種接口。

二、Framing接口

2.1 接口信號

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

發(fā)送端:

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

接收端:

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

Tips: 其實,在理解了AXI4總線(AXI4-FULL/LITE/STREAM)后,再來看這些信號名,都不需要看文檔你就能知道它的意思了。所以,強烈建議把AXI4總線接口先去熟悉一遍??樟?,我也將AXI4總線簡單整理一下。

2.2理論介紹

傳輸數(shù)據(jù)時,用戶邏輯需要操縱控制信號讓core做以下操作:

1. 當s_axi_tx_tvalid和s_axi_tx_tready都斷言時,將需要發(fā)送的數(shù)據(jù)放到數(shù)據(jù)總線s_axi_tx_tdata。簡單來說就是_tvalid和_tready每握手一次,完成一個數(shù)據(jù)傳輸。

2. 把數(shù)據(jù)劃分到Aurora 8B/10B channel的各條lane。

3. 使用 s_axi_tx_tvalid 信號來傳輸數(shù)據(jù),用戶應(yīng)用程序可以將_valid信號置為無效來插入空閑字符idles。(用來暫停或停頓。)

4. 暫停數(shù)據(jù)(即插入空閑)(s_axi_tx_tvalid置為無效)

接收數(shù)據(jù):

1. 檢測并丟棄控制字節(jié)(空閑,時鐘補償,通道PDU(SCP)的開始,通道協(xié)議數(shù)據(jù)單元(ECPDU)的結(jié)束和PAD。

2. 置位成幀信號(m_axi_rx_tlast),并指定最后一個數(shù)據(jù)(m_axi_rx_tkeep)中的有效字節(jié)數(shù)。

3. 從通道中恢復數(shù)據(jù)。

4. 通過斷言m_axi_rx_tvalid信號來組裝數(shù)據(jù),以呈現(xiàn)給m_axi_rx_tdata總線上的用戶接口。

注意:

僅當同時聲明s_axi_tx_tready和s_axi_tx_tvalid(高)時,Aurora 8B / 10B內(nèi)核才對數(shù)據(jù)采樣。

AXI4-Stream數(shù)據(jù)僅在幀內(nèi)時才有效。 幀外的數(shù)據(jù)將被忽略。 要開始幀,在數(shù)據(jù)的第一個字位于s_axi_tx_tdata總線上時拉高s_axi_tx_tvalid。 要結(jié)束幀,在數(shù)據(jù)的最后一個字(或部分字)位于s_axi_tx_tdata端口上時拉高s_axi_tx_tlast,并使用s_axi_tx_tkeep指定最后一個數(shù)據(jù)拍中的有效字節(jié)數(shù)。

如果幀的長度不超過一個字,則同時使s_axi_tx_tvalid和s_axi_tx_tlast有效。

Aurora 8B/10B Frames 幀結(jié)構(gòu)

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

TX子模塊通過TX接口將每個接收到的用戶幀轉(zhuǎn)換為Aurora 8B / 10B幀。 通過在幀的開頭添加一個2字節(jié)的SCP代碼組來指示幀的開始(SOF)。 幀的結(jié)尾(EOF)通過在幀的末尾添加2字節(jié)的通道結(jié)束協(xié)議(ECP)代碼組來表示。 只要沒有數(shù)據(jù),就會插入空閑代碼組。代碼組是8B / 10B編碼的字節(jié)對,所有數(shù)據(jù)都作為代碼組發(fā)送,因此具有奇數(shù)字節(jié)的用戶幀在幀末尾附加了一個稱為PAD的控制字符,以填充最終的代碼組。

Length

用戶應(yīng)用程序通過操縱s_axi_tx_tvalid和s_axi_tx_tlast信號來控制通道幀長度。 Aurora 8B / 10B核分別響應(yīng)幀開始和幀結(jié)束有序集/ SCP /和/ ECP /。

以上基本是對文檔的翻譯,結(jié)合實際使用來看,幀頭幀尾部分由核幫你做了。我們只需要將有效數(shù)據(jù)負載放在s_axi_tx_tdata總線上,通過s_axi_tx_tvalid和s_axi_tx_tlast握手來進行數(shù)據(jù)傳輸就好。接收,根據(jù)m_axi_rx_tvalid標志來接收有效數(shù)據(jù)就好。

2.3 接口時序圖

接下來,我們再看3個數(shù)據(jù)發(fā)送的例子:

CASE1 : 簡單數(shù)據(jù)傳輸

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

如圖所示:在s_axi_tx_tvalid和s_axi_tx_tlast同時有效(握手)時,s_axi_tx_tdata總線上的數(shù)據(jù)傳給了Aurora core,再由core發(fā)送出去;s_axi_tx_tlast標志著最后一個數(shù)據(jù)傳輸;s_axi_tx_tkeep標志著最后一個數(shù)據(jù)哪些字節(jié)是有效的。

CASE2 : 數(shù)據(jù)傳輸with pad(具有奇數(shù)字節(jié))

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

跟case1唯一不同的是,在最后一個數(shù)據(jù)傳輸時,由于數(shù)據(jù)是奇數(shù)字節(jié),所以存在無效字節(jié),由tkeep信號來標志有效字節(jié)。

CASE3 : 有中斷的數(shù)據(jù)傳輸

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

看圖就是了,反正記住一點,在ready/valid握手時,才發(fā)生有效數(shù)據(jù)傳輸。

如果我們想要暫停數(shù)據(jù)傳輸,那么只需要將tvalid信號置為無效,就可以插入空閑字符,其實也就達到了流控的效果。

三、Streaming接口

3.1 接口信號

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

對比framing接口是不是簡單很多。

發(fā)送:

數(shù)據(jù)總線s_axi_tx_tdata , 數(shù)據(jù)有效信號s_axi_tx_tvalid;用戶邏輯只需要設(shè)計這兩個信號就好。同樣的,數(shù)據(jù)傳輸發(fā)生在s_axi_tx_tvalid和s_axi_tx_tready同時有效(握手)時。

接收:

在m_axi_rx_tvalid信號有效時,接收m_axi_rx_tdata數(shù)據(jù)總線上的數(shù)據(jù)。

3.3接口時序圖

發(fā)送:

如下圖所示:數(shù)據(jù)有效傳輸發(fā)生在s_axi_tx_tvalid和s_axi_tx_tready同時有效(握手)時。

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

接收:

在m_axi_rx_tvalid信號有效時,接收m_axi_rx_tdata數(shù)據(jù)總線上的數(shù)據(jù)。如果來不及使用,必須使用buffer先緩存下來,否則數(shù)據(jù)丟失。

Xilinx平臺Aurora IP介紹(三)Aurora配置及接口

streaming接口較為簡單,就不再啰嗦了。后文介紹基于framing接口。

OK,IP配置完了,下一篇我們介紹example design!

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    9439

    瀏覽量

    156071
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2192

    瀏覽量

    129820
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Xilinx FPGA串行通信協(xié)議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設(shè)計。本文深入分析了Aurora、PCI Express和Serial RapidIO這種在
    的頭像 發(fā)表于 11-14 15:02 ?1652次閱讀
    <b class='flag-5'>Xilinx</b> FPGA串行通信協(xié)議<b class='flag-5'>介紹</b>

    睿擎平臺網(wǎng)絡(luò)開發(fā)指南:從IP配置到遠程控制 | 技術(shù)解析

    在工業(yè)物聯(lián)網(wǎng)和嵌入式系統(tǒng)開發(fā)中,網(wǎng)絡(luò)功能是連接設(shè)備、實現(xiàn)遠程控制和數(shù)據(jù)傳輸?shù)暮诵幕A(chǔ)。睿擎工業(yè)開發(fā)平臺提供了全面的網(wǎng)絡(luò)開發(fā)支持,包括靈活的IP配置、穩(wěn)定的網(wǎng)絡(luò)通訊和便捷的遠程訪問/傳輸功能。本文將從
    的頭像 發(fā)表于 10-22 17:13 ?5972次閱讀
    睿擎<b class='flag-5'>平臺</b>網(wǎng)絡(luò)開發(fā)指南:從<b class='flag-5'>IP</b><b class='flag-5'>配置</b>到遠程控制 | 技術(shù)解析

    思嵐科技推出新一代全集成AI空間感知系統(tǒng)Aurora S

    我們非常榮幸地通知大家:思嵐新一代全集成AI空間感知系統(tǒng)——Aurora S正式發(fā)布!
    的頭像 發(fā)表于 10-14 15:39 ?682次閱讀

    Aurora接口的核心特點和應(yīng)用場景

    AuroraXilinx(賽靈思)推出的一種高速串行接口協(xié)議,主要用于 FPGA 之間或 FPGA 與其他高速設(shè)備(如處理器、ADC/DAC、光模塊等)的高帶寬、低延遲數(shù)據(jù)傳輸。它
    的頭像 發(fā)表于 08-30 14:14 ?2471次閱讀

    NVMe高速傳輸之擺脫XDMA設(shè)計23:UVM驗證平臺

    驗證的硬核 IP,因此在驗證過程中可以只使用其接口進行模擬,這將極大減小驗證平臺復雜度和構(gòu)建難度,同時對驗證的完備性影響較小.驗證平臺由 UVM 驗證包、DUT、AXI BRAM
    發(fā)表于 08-26 09:49

    NVMe高速傳輸之擺脫XDMA設(shè)計18:UVM驗證平臺

    驗證的硬核 IP,因此在驗證過程中可以只使用其接口進行模擬,這將極大減小驗證平臺復雜度和構(gòu)建難度,同時對驗證的完備性影響較小.驗證平臺由 UVM 驗證包、DUT、AXI BRAM
    發(fā)表于 07-31 16:39

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點及其與FPGA的接口兼容性。接著,詳細說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?4615次閱讀

    借助Cadence工具簡化PCB設(shè)計流程

    本文中,Priya 和 Gopi 分享了如何使用集成到 Allegro X Design 平臺的 Sigrity X Aurora PCB Analysis 來縮短 PCB 設(shè)計周期,并提供了有關(guān)他們使用該軟件的經(jīng)驗的更多見解。
    的頭像 發(fā)表于 07-01 14:34 ?1596次閱讀

    基于AD9613與Xilinx MPSoC平臺的高速AD/DA案例分享

    本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
    的頭像 發(fā)表于 06-03 14:22 ?616次閱讀
    基于AD9613與<b class='flag-5'>Xilinx</b> MPSoC<b class='flag-5'>平臺</b>的高速AD/DA案例分享

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現(xiàn)高效的移位寄存器(Shift Register)。該
    的頭像 發(fā)表于 05-14 09:36 ?804次閱讀

    詳解Xilinx的10G PCS PMA IP

    如果要在Xilinx的FPGA上使用萬兆以太網(wǎng)通信,大致有種方法構(gòu)建協(xié)議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過HDL實現(xiàn)構(gòu)建MAC和IP層,這種方式難度會比較大,底層需要完成PHY層的設(shè)計,最終我想通過這
    的頭像 發(fā)表于 04-18 15:16 ?1563次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA <b class='flag-5'>IP</b>

    美國多ip服務(wù)器租用配置步驟

    美國多IP服務(wù)器租用是一種提供多個獨立IP地址的服務(wù)器租賃服務(wù),主要用于站群建設(shè)和SEO優(yōu)化。以下是關(guān)于美國多IP服務(wù)器租用的詳細介紹,主機推薦小編為您整理發(fā)布美國多
    的頭像 發(fā)表于 02-08 17:12 ?860次閱讀

    豐田、Aurora及大陸集團攜手NVIDIA,共推高度自動駕駛車型

    ,豐田將基于NVIDIA DRIVE AGX Orin?平臺構(gòu)建其下一代自動駕駛車型。同時,豐田還將采用經(jīng)過安全認證的NVIDIA DriveOS操作系統(tǒng),以確保這些車型的高級輔助駕駛功能具備功能安全保障。 Aurora作為自動駕駛技術(shù)的領(lǐng)先企業(yè),將與NVIDIA緊密合作
    的頭像 發(fā)表于 01-13 10:54 ?911次閱讀

    豐田、Aurora和大陸集團加入NVIDIA合作伙伴行列

    NVIDIA 宣布,豐田、Aurora 和大陸集團已加入全球移動出行領(lǐng)導者行列,利用 NVIDIA 加速計算和 AI 開發(fā)構(gòu)建乘用與商用車型。
    的頭像 發(fā)表于 01-08 10:50 ?878次閱讀

    SRIO介紹xilinx的vivado 2017.4中生成srio例程代碼解釋

    介紹 本處將從SRIO的數(shù)據(jù)流,數(shù)據(jù)協(xié)議,常用FPGA支持模式,以及IP例程中的時鐘大小計算等部分介紹SRIO的情況。 3.1 SRIO的數(shù)據(jù)流 SRIO通過生成IP后,通常情況下主要
    的頭像 發(fā)表于 12-10 16:24 ?4401次閱讀
    SRIO<b class='flag-5'>介紹</b>及<b class='flag-5'>xilinx</b>的vivado 2017.4中生成srio例程代碼解釋