在芯片前端設計工程師的日常工作中，需要用硬件描述語言Verilog HDL將各種算法/協(xié)議等實現(xiàn)后，再進行RTL的功能仿真，以便在軟件環(huán)境中，驗證電路的行為和設想中的是否一致。這也意味在流片前，工程師需要花大量時間利用數(shù)字仿真器來驗證芯片，保證其功能的正確。

作為芯片驗證必不可少的一個環(huán)節(jié)，仿真技術是保證芯片功能正常的關鍵簽核(sign-off)技術，通過計算機結合測試激勵來模擬芯片在真實環(huán)境下的運行狀況，幫助工程師通過各種調(diào)試手段來判斷運行結果是否符合預期。數(shù)字仿真器主要是針對數(shù)字電路的仿真，設計工程師需要應用硬件描述語言來設計電路，而驗證工程師也需要用抽象層的HDL來搭建測試環(huán)境;仿真工具需要解釋編譯這些HDL代碼，并計算出仿真結果，以便工程師檢查結果。

伴隨設計驗證語言和方法學不斷推陳出新，各種應用平臺也層出不窮。這一系列的技術發(fā)展都給數(shù)字仿真器帶來了前所未有的挑戰(zhàn)。設計具有競爭力的片上系統(tǒng)(SoC)需要合理地利用各種高精尖的技術。對于數(shù)字仿真器來說，它面臨的挑戰(zhàn)不僅僅是芯片規(guī)模上的增長，還有伴隨而來的一系列問題，包括：算力受限、調(diào)試效率低下、平臺單一化等。

多年來，業(yè)內(nèi)人士通常認為一款好的數(shù)字仿真器，應該具備以下條件：

保障仿真結果的正確性和一致性，滿足sign-off (簽核)的要求

具備對IEEE1364和IEEE1800標準語法的支持，具有語法點、功能點的合規(guī)性

仿真器核心可以實現(xiàn)高效的調(diào)度器，靈活強大的隨機求解器

在調(diào)試方面，工具應當緊密融合各種調(diào)試應用，提高調(diào)試有效性

但更進一步，針對產(chǎn)業(yè)發(fā)展現(xiàn)狀的痛點，先進的數(shù)字仿真器還應該具備以下特質(zhì)：

為了進一步利用新的計算架構和平臺，除了傳統(tǒng)的X86，更能無縫地支持如ARM等其他新型處理器架構及原生云計算架構，并能有效利用并行計算支撐高性能編譯與運算

仿真器和其他驗證工具具有高度的融合性，及統(tǒng)一覆蓋率的數(shù)據(jù)結構，以保證各種工具覆蓋率收集的有效性

芯華章仿真器核心研發(fā)團隊具備數(shù)十年相關領域研發(fā)經(jīng)驗，曾在跨國公司成功主導過大型仿真器項目，對驗證語言、方法學、仿真器核心構架、算法、優(yōu)化有著豐富的技術儲備。

基于對前沿技術發(fā)展趨勢的的判斷，并結合行業(yè)現(xiàn)實的挑戰(zhàn)進行深入的研究和探索，芯華章在經(jīng)過一年多的研發(fā)積累，并得到國內(nèi)多個知名客戶配合打磨后，推出一款獨立自主、全新架構的國內(nèi)領先水平仿真器——穹鼎 GalaxSim。該產(chǎn)品創(chuàng)新性地使用新的軟件框架，提供多平臺支持，并且已在多個基于ARM平臺的國產(chǎn)架構上測試通過。

目前，穹鼎GalaxSim支持IEEE1800 SystemVerilog 語法、IEEE1364 Verilog 語法，以及IEEE1800.2 UVM方法學，在語義解析、仿真行為、時序模型上，已達到主流商業(yè)仿真器水平。穹鼎GalaxSim仿真器能夠提供統(tǒng)一的覆蓋率數(shù)據(jù)庫，并兼容芯華章旗下穹瀚GalaxFV等其他驗證工具，結合穹景GalaxPSS智能驗證系統(tǒng)提供的豐富測試場景，可以加速覆蓋率收斂，高效地解決業(yè)界其他工具缺乏兼容性的問題，進一步提高驗證效率。

使用穹鼎GalaxSim的驗證實例

為了驗證GalaxSim仿真的功能正確性，調(diào)試的易用便捷性，以及性能上是否能夠滿足客戶的需求，我們特地把基于Verilog語言的蜂鳥E203開源 RISC-V CPU設計運行在芯華章的仿真器上，作為一個演示demo。

蜂鳥E203是國內(nèi)首個開源RISC-V處理器，從2018年發(fā)布至今，積累了廣泛的用戶。E203內(nèi)核采用2級流水線結構，能夠運行RISC-V指令集，支持RV32IMAC等指令子集的配置組合，具備工業(yè)級開發(fā)標準，符合當前處理器架構往DSA(Domain Specific Architecture)發(fā)展的新趨勢，因而具有廣泛的代表性。

開源蜂鳥E203 SoC整體框圖

穹鼎仿真器首先需要讀取芯片設計，之后經(jīng)過解析和抽象，轉換為仿真器內(nèi)部緊湊高效的數(shù)據(jù)結構，并基于新一代編譯技術，快速生成原生平臺仿真程序。同時，我們打開波形調(diào)試工具，IC工程師即可以運行仿真程序來進行驗證。

編譯完成后，我們執(zhí)行仿真程序。程序在運行后，同時進行信號波形的文件轉儲，以供調(diào)試。本次驗證實例中的環(huán)境技術包含多款國產(chǎn)化產(chǎn)品，涉及芯片設計、處理器、服務器、操作系統(tǒng)等環(huán)節(jié)。

穹鼎 GalaxSim基于芯華章FusionVerify 智V驗證平臺，支持自主研發(fā)的新波形格式及波形調(diào)試工具，用戶能夠方便地查看信號波形，快速定位到缺陷的時間片和異常信號，從而進行修復。

同時，我們還用同樣的設計放在第三方仿真器上運行。這樣，一方面對比仿真結果以探索功能的正確與否，另一方面可以對比仿真的效率，便于對比工具的性能指標。

經(jīng)過實測和比較，GalaxSim運行結果完全和商業(yè)仿真器一致，性能也達到預期的要求。多個客戶試用在GalaxSim上運行蜂鳥的demo后，表達了對產(chǎn)品的高度認可：調(diào)試工具使用流暢，用戶界面操作友好易用，且支持不同處理器架構。

產(chǎn)品亮點

國內(nèi)率先提出多架構支持的仿真器，具備：

靈活的可移植性，友好的軟硬件生態(tài)支持

支持不同的處理器計算架構，包括X86、ARM、MIPS、RISC-V、NPU、GPGPU等

傳統(tǒng)的EDA工具大多數(shù)和單一CPU構架耦合度高，例如某些EDA工具僅支持X86的平臺。一旦需要遷移到另一種平臺上，所需要的研發(fā)工作量是巨大的。如今，處理器生態(tài)越來越多樣化，未來的平臺不再是某個單一處理器的平臺，降低EDA工具對底層CPU構架的耦合度，可以讓用戶更加有效地把工具部署在任何平臺上，也讓產(chǎn)品有更多應用空間。

全面支持多種HDL語法，語義解析一致性強

兼容Verilog標準IEEE1364

全面支持SystemVerilog、UVM標準(IEEE1800，IEEE1800.2)

原生支持，不需要修改客戶源代碼

仿真器對語法正確解析決定了它能否正確理解設計意圖，同時也可以避免相同的編碼在不同的仿真器下產(chǎn)生不同仿真結果。Verilog標準(IEEE1364)和SystemVerilog標準(IEEE1800)定義的這兩種語言的語義非常的復雜，關鍵字眾多，各種組合情況近乎無窮。穹鼎GalaxSim可以在構建仿真器的測試用例時考慮語法的各個方面，以及各種邊界場景，做到全面完整的測試。

調(diào)試功能卓越，可觀測性表現(xiàn)形式豐富

支持VCD和FSDB 波形導出(配合第三方庫)

支持芯華章自研波形格式XEDB

支持快速的代碼覆蓋率(Code coverage)

調(diào)試的重點在于可觀測性和可控制性。穹鼎GalaxSim針對不同的場景提供各種有效的數(shù)據(jù)表現(xiàn)形式，并在不同數(shù)據(jù)形式間可以同步數(shù)據(jù)標注(annotation)。此外，穹鼎GalaxSim降低了工具的使用門檻，可以讓初級用戶也非?？焖俚卣莆照{(diào)試技術，并且提供通用語言的二次開發(fā)的接口。

穹鼎GalaxSim的優(yōu)異性能得到了生態(tài)伙伴的高度認可。

陳 剛

中科院半導體所副研究員

利用芯華章仿真工具GalaxSim，我們在兩周內(nèi)就將設計調(diào)通。和其他商用仿真器對比結果顯示，芯華章GalaxSim對RTL行為仿真行為正確，在性能上，很多場景和其他商用工具已經(jīng)基本一致。我們期待和芯華章的進一步合作。

黃 武

芯華章科技產(chǎn)品和業(yè)務規(guī)劃總監(jiān)

為了保證語法的合規(guī)性和仿真精確度，我們對產(chǎn)品進行了嚴苛的各種測試，包括對IEEE1364、IEEE1800各個語法點的分析，和結合主流商業(yè)仿真器的對比測試，確保工具在語義解析、仿真行為、時序模型上保持一致，從而有效幫助用戶提高驗證效率，加快驗證收斂速度。

原文標題：全新架構數(shù)字仿真器——穹鼎Galaxsim

文章出處：【微信公眾號：芯華章科技】歡迎添加關注!文章轉載請注明出處。

審核編輯：湯梓紅