chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado與ModelSim的聯(lián)合仿真操作

FPGA技術(shù)江湖 ? 來(lái)源:FPGA技術(shù)江湖 ? 作者:FPGA技術(shù)江湖 ? 2022-03-11 11:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Vivado自帶的仿真,個(gè)人覺得跑一些小模塊的仿真還是可以的,不過跑大的仿真系統(tǒng),容易無(wú)體驗(yàn)感,建議用第三方工具,這邊就直接對(duì)ModelSim下手了,接下來(lái)介紹下這兩者聯(lián)合仿真的操作。

首先確定下自己的Vivado版本和適配的ModelSim版本,可以在ug973中,找到對(duì)應(yīng)的版本,比如我用的Vivado是2018.2的,然后匹配的ModelSim是10.6c的版本。(有時(shí)候版本不匹配也能用,不過還是建議盡量匹配版本的好,省得出一些奇怪的問題)

42b63cce-8a3d-11ec-952b-dac502259ad0.png

然后準(zhǔn)備編譯仿真庫(kù),打開Vivado,先打開Settings的仿真器配置 (注:我因?yàn)檠b過多個(gè)版本,仿真器要換成最16.c的版本,不然編譯結(jié)果會(huì)因?yàn)榘姹静黄ヅ涑鰡栴})

42c96876-8a3d-11ec-952b-dac502259ad0.png

42dc6b38-8a3d-11ec-952b-dac502259ad0.gif ModelSim的安裝路徑換成16.c版本的位置,庫(kù)路徑也設(shè)置好對(duì)應(yīng)的位置,然后就可以O(shè)K保存并關(guān)閉了

42f03370-8a3d-11ec-952b-dac502259ad0.png

接著在菜單欄中選 Tools > Compile Simulation Libraries

43072e40-8a3d-11ec-952b-dac502259ad0.png

設(shè)置項(xiàng)里選好仿真器(此處為ModelSim),編譯后的仿真庫(kù)放置路徑(就填上面設(shè)置的那個(gè)新的仿真庫(kù)路徑),ModelSim程序的路徑,IP核編譯那項(xiàng)別取消了,是為了編譯Xlinx全部IP核的,其他項(xiàng)保持默認(rèn)即可;TCL的命令就是根據(jù)這些配置生成的,然后點(diǎn)Compile就可以開始慢慢等編譯結(jié)果了。

431b902e-8a3d-11ec-952b-dac502259ad0.png

42dc6b38-8a3d-11ec-952b-dac502259ad0.gif

經(jīng)過漫長(zhǎng)的等待。。。。。。

結(jié)果出來(lái)了,檢查下結(jié)果.......

43450e90-8a3d-11ec-952b-dac502259ad0.png

ERROR: [Vivado 12-5603] compile_simlib failed to compile for modelsim with error in 1 library

看著紅彤彤的ERROR,心里有那么一絲絲小慌,然后往上翻,看看哪ERROR了

43612166-8a3d-11ec-952b-dac502259ad0.png

查到是ldpc編碼的這個(gè)IP核出了問題,這個(gè)平常也沒用到,就直接無(wú)視這個(gè)錯(cuò)誤了(要是你們的沒錯(cuò)誤,就更好了,這個(gè)好像是因?yàn)橄到y(tǒng)是64位導(dǎo)致的,具體就懶得深究了)…… 如果是出現(xiàn)很多errors,就建議先檢查下版本是否匹配上了,不然也不會(huì)瘋狂報(bào)錯(cuò)…… 就接著往下說吧~ 打開要仿真的工程,然后對(duì)打開Settings,因?yàn)閯?chuàng)建的工程默認(rèn)是用的自帶的仿真配置,所以需要改下仿真設(shè)置,首先將 Target simulator 改為 ModelSim Simulator,其次仿真庫(kù)的位置也需要檢查下是不是剛剛編譯好的庫(kù)對(duì)應(yīng)的路徑,檢查無(wú)誤就可以點(diǎn)OK,開始后面的了

43768c04-8a3d-11ec-952b-dac502259ad0.png

42dc6b38-8a3d-11ec-952b-dac502259ad0.gif

直接運(yùn)行仿真

439d40c4-8a3d-11ec-952b-dac502259ad0.png

過一小會(huì)兒,Modelsim就被Vivado調(diào)用了,觀察窗口的輸出,正常無(wú)誤

43b1fcf8-8a3d-11ec-952b-dac502259ad0.png

接著運(yùn)行100us的仿真

43c349cc-8a3d-11ec-952b-dac502259ad0.png

也能正常運(yùn)行,聯(lián)合仿真OK~~ 最后補(bǔ)一點(diǎn),假如自己不想編譯庫(kù),想直接拿別人編好的,則拷貝好庫(kù)后,還需要對(duì)庫(kù)的初始化文件做對(duì)應(yīng)的修改,找到庫(kù)路徑下的modelsim.ini(注:不要弄錯(cuò)成ModelSim安裝路徑下的那個(gè)ini了),然后用編輯器打開

43dc11b4-8a3d-11ec-952b-dac502259ad0.png

可以看到這些庫(kù)都有以絕對(duì)路徑的形式鏈接,所以如果是從別的地方拷過來(lái)的,或者你打算換個(gè)路徑放仿真庫(kù),那么就需要將舊的路徑改為新的路徑,然后其他的使用操作就和上面的一模一樣了。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 仿真
    +關(guān)注

    關(guān)注

    53

    文章

    4406

    瀏覽量

    137671
  • ModelSim
    +關(guān)注

    關(guān)注

    5

    文章

    174

    瀏覽量

    48882
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    846

    瀏覽量

    70474

原文標(biāo)題:Vivado與ModelSim的聯(lián)合仿真

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【產(chǎn)品介紹】Modelsim:HDL語(yǔ)言仿真軟件

    概述ModelSim是業(yè)界最優(yōu)秀的HDL語(yǔ)言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真仿真
    的頭像 發(fā)表于 11-13 11:41 ?198次閱讀
    【產(chǎn)品介紹】<b class='flag-5'>Modelsim</b>:HDL語(yǔ)言<b class='flag-5'>仿真</b>軟件

    利用 NucleiStudio IDE 和 vivado 進(jìn)行軟硬件聯(lián)合仿真

    本文利用NucleiStudio IDE 和 vivado 對(duì) NICE demo協(xié)處理器進(jìn)行軟硬件聯(lián)合仿真。 1. 下載demo_nice例程:https://github.com
    發(fā)表于 11-05 13:56

    Hbirdv2在vivado2018.3上的仿真工作

    一、隊(duì)伍介紹 本篇為蜂鳥E203系列分享第一篇。本篇介紹的內(nèi)容是Hbirdv2在vivado2018.3上的仿真工作。 二、前言 仿真前,我們首先需要獲得仿真需要的.verilo
    發(fā)表于 10-31 08:43

    Vivado仿真之后沒有出現(xiàn)仿真結(jié)果的解決方法

    ;Run Behavioral Simulation之后,會(huì)出現(xiàn)如下圖界面,此時(shí),在Tcl Console中并沒有出現(xiàn)仿真結(jié)果。 沒有出現(xiàn)仿真結(jié)果的原因是沒有給Vivado時(shí)間進(jìn)行仿真
    發(fā)表于 10-31 06:24

    利用vivado實(shí)現(xiàn)對(duì)e200_opensource 蜂鳥E203一代的仿真

    ] 【分享】技術(shù)分享--利用NucleiStudio IDE和vivado進(jìn)行軟硬件聯(lián)合仿真作者:Jue 不知為何無(wú)法復(fù)制網(wǎng)址,只能用署名的方式感謝原作者提供的思路。 本文也可以作為新手學(xué)習(xí)
    發(fā)表于 10-31 06:14

    Vivado仿真e203_hbirdv2跑whetstone跑分(開源)

    環(huán)境:Vivado2018.3、NucleiStudio_IDE_202102-win64 內(nèi)容:Vivado仿真e203_hbirdv2跑whetstone跑分 以下提供可以在Viv
    發(fā)表于 10-27 07:21

    VIVADO中對(duì)NICE進(jìn)行波形仿真的小問題的解決

    分別如下圖 可以看到,輸出運(yùn)算結(jié)果的pritnf函數(shù)被#ifdef所定義,所以我們?nèi)绻朐?b class='flag-5'>VIVADO的控制臺(tái)看到輸出結(jié)果,要先在main.c中定義DEBUG_INFO,如下圖 這樣,將編譯后生成的.verilog文件再用VIVADO讀入
    發(fā)表于 10-27 06:41

    vcs和vivado聯(lián)合仿真

    我們可能就需要用到vcs核vivado聯(lián)合仿真。 1.Vivdao仿真庫(kù)編譯 打開vivado軟件,點(diǎn)擊Tools–&gt;Com
    發(fā)表于 10-24 07:28

    Nucleistudio+Vivado協(xié)同仿真教程

    編譯完成后,我們會(huì)在工程目錄下發(fā)現(xiàn)生成了.verilog文件,此即為我們仿真需用到的文件,可以將改文件復(fù)制保存在tb目錄下 聯(lián)合仿真 在我們前面創(chuàng)建的Vivado工程中添加
    發(fā)表于 10-23 06:22

    如何在Vivado仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序

    如標(biāo)題所示,我們分享如何在Vivado仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序 具體步驟 1. 將蜂鳥soc移植到Vivado 只要將端口映射好,注意配置好時(shí)鐘和
    發(fā)表于 10-21 11:08

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1017次閱讀
    <b class='flag-5'>vivado</b><b class='flag-5'>仿真</b>時(shí)GSR信號(hào)的影響

    NVIDIA助力構(gòu)建人形機(jī)器人全身遙操作仿真平臺(tái)

    清華大學(xué)與銀河通用機(jī)器人聯(lián)合研發(fā),推出了專為人形機(jī)器人全身仿真操作設(shè)計(jì)的平臺(tái) OpenWBT_Isaac。該平臺(tái)依托 NVIDIA Isaac Sim 與 Isaac Lab 的強(qiáng)大仿真
    的頭像 發(fā)表于 07-28 15:01 ?1359次閱讀

    【紫光同創(chuàng)盤古100Pro+開發(fā)板,MES2L676-100HP教程】盤古676系列——Modelsim的使用和do文件編寫

    陌生的,其實(shí)當(dāng)我們使用紫光聯(lián)合仿真的時(shí)候,他會(huì)在sim的文件夾下生成一個(gè)后綴為tcl的腳本,每次運(yùn)行聯(lián)合仿真,實(shí)際就是打開Modelsim
    發(fā)表于 02-25 18:36

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯<b class='flag-5'>仿真</b>

    OptiSystem與OptiSPICE的聯(lián)合使用:收發(fā)機(jī)電路的眼圖分析

    中配置了聯(lián)合仿真之后,需要將OptiSPICE NetList文件鏈接到OptiSPICE NetList組件(參見圖4)。 圖3.在OptiSystem中放置OptiSPICE Netlist
    發(fā)表于 12-10 08:59