chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado與ModelSim的聯(lián)合仿真操作

FPGA技術(shù)江湖 ? 來源:FPGA技術(shù)江湖 ? 作者:FPGA技術(shù)江湖 ? 2022-03-11 11:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Vivado自帶的仿真,個(gè)人覺得跑一些小模塊的仿真還是可以的,不過跑大的仿真系統(tǒng),容易無體驗(yàn)感,建議用第三方工具,這邊就直接對(duì)ModelSim下手了,接下來介紹下這兩者聯(lián)合仿真的操作。

首先確定下自己的Vivado版本和適配的ModelSim版本,可以在ug973中,找到對(duì)應(yīng)的版本,比如我用的Vivado是2018.2的,然后匹配的ModelSim是10.6c的版本。(有時(shí)候版本不匹配也能用,不過還是建議盡量匹配版本的好,省得出一些奇怪的問題)

42b63cce-8a3d-11ec-952b-dac502259ad0.png

然后準(zhǔn)備編譯仿真庫(kù),打開Vivado,先打開Settings的仿真器配置 (注:我因?yàn)檠b過多個(gè)版本,仿真器要換成最16.c的版本,不然編譯結(jié)果會(huì)因?yàn)榘姹静黄ヅ涑鰡栴})

42c96876-8a3d-11ec-952b-dac502259ad0.png

42dc6b38-8a3d-11ec-952b-dac502259ad0.gif ModelSim的安裝路徑換成16.c版本的位置,庫(kù)路徑也設(shè)置好對(duì)應(yīng)的位置,然后就可以O(shè)K保存并關(guān)閉了

42f03370-8a3d-11ec-952b-dac502259ad0.png

接著在菜單欄中選 Tools > Compile Simulation Libraries

43072e40-8a3d-11ec-952b-dac502259ad0.png

設(shè)置項(xiàng)里選好仿真器(此處為ModelSim),編譯后的仿真庫(kù)放置路徑(就填上面設(shè)置的那個(gè)新的仿真庫(kù)路徑),ModelSim程序的路徑,IP核編譯那項(xiàng)別取消了,是為了編譯Xlinx全部IP核的,其他項(xiàng)保持默認(rèn)即可;TCL的命令就是根據(jù)這些配置生成的,然后點(diǎn)Compile就可以開始慢慢等編譯結(jié)果了。

431b902e-8a3d-11ec-952b-dac502259ad0.png

42dc6b38-8a3d-11ec-952b-dac502259ad0.gif

經(jīng)過漫長(zhǎng)的等待。。。。。。

結(jié)果出來了,檢查下結(jié)果.......

43450e90-8a3d-11ec-952b-dac502259ad0.png

ERROR: [Vivado 12-5603] compile_simlib failed to compile for modelsim with error in 1 library

看著紅彤彤的ERROR,心里有那么一絲絲小慌,然后往上翻,看看哪ERROR了

43612166-8a3d-11ec-952b-dac502259ad0.png

查到是ldpc編碼的這個(gè)IP核出了問題,這個(gè)平常也沒用到,就直接無視這個(gè)錯(cuò)誤了(要是你們的沒錯(cuò)誤,就更好了,這個(gè)好像是因?yàn)橄到y(tǒng)是64位導(dǎo)致的,具體就懶得深究了)…… 如果是出現(xiàn)很多errors,就建議先檢查下版本是否匹配上了,不然也不會(huì)瘋狂報(bào)錯(cuò)…… 就接著往下說吧~ 打開要仿真的工程,然后對(duì)打開Settings,因?yàn)閯?chuàng)建的工程默認(rèn)是用的自帶的仿真配置,所以需要改下仿真設(shè)置,首先將 Target simulator 改為 ModelSim Simulator,其次仿真庫(kù)的位置也需要檢查下是不是剛剛編譯好的庫(kù)對(duì)應(yīng)的路徑,檢查無誤就可以點(diǎn)OK,開始后面的了

43768c04-8a3d-11ec-952b-dac502259ad0.png

42dc6b38-8a3d-11ec-952b-dac502259ad0.gif

直接運(yùn)行仿真

439d40c4-8a3d-11ec-952b-dac502259ad0.png

過一小會(huì)兒,Modelsim就被Vivado調(diào)用了,觀察窗口的輸出,正常無誤

43b1fcf8-8a3d-11ec-952b-dac502259ad0.png

接著運(yùn)行100us的仿真

43c349cc-8a3d-11ec-952b-dac502259ad0.png

也能正常運(yùn)行,聯(lián)合仿真OK~~ 最后補(bǔ)一點(diǎn),假如自己不想編譯庫(kù),想直接拿別人編好的,則拷貝好庫(kù)后,還需要對(duì)庫(kù)的初始化文件做對(duì)應(yīng)的修改,找到庫(kù)路徑下的modelsim.ini(注:不要弄錯(cuò)成ModelSim安裝路徑下的那個(gè)ini了),然后用編輯器打開

43dc11b4-8a3d-11ec-952b-dac502259ad0.png

可以看到這些庫(kù)都有以絕對(duì)路徑的形式鏈接,所以如果是從別的地方拷過來的,或者你打算換個(gè)路徑放仿真庫(kù),那么就需要將舊的路徑改為新的路徑,然后其他的使用操作就和上面的一模一樣了。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 仿真
    +關(guān)注

    關(guān)注

    52

    文章

    4356

    瀏覽量

    137224
  • ModelSim
    +關(guān)注

    關(guān)注

    5

    文章

    174

    瀏覽量

    48605
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    844

    瀏覽量

    70039

原文標(biāo)題:Vivado與ModelSim的聯(lián)合仿真

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AMD Vivado設(shè)計(jì)套件2025.1版本的功能特性

    隨著 AMD Spartan UltraScale+ 系列現(xiàn)已投入量產(chǎn),解鎖其功能集的最快途徑便是采用最新 AMD Vivado 工具版本( 2025.1 或更高版本)和全新操作指南資源。該集
    的頭像 發(fā)表于 09-23 09:15 ?777次閱讀
    AMD <b class='flag-5'>Vivado</b>設(shè)計(jì)套件2025.1版本的功能特性

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?839次閱讀
    <b class='flag-5'>vivado</b><b class='flag-5'>仿真</b>時(shí)GSR信號(hào)的影響

    在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

    Cortex A72 (QEMU) 上運(yùn)行的固件進(jìn)行仿真,該固件會(huì)訪問當(dāng)前 AMD Vivado Design Suite 仿真中正在進(jìn)行仿真的 PL 中的 IP。本文將使用 Ver
    的頭像 發(fā)表于 08-06 17:21 ?1310次閱讀
    在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同<b class='flag-5'>仿真</b>示例

    NVIDIA助力構(gòu)建人形機(jī)器人全身遙操作仿真平臺(tái)

    清華大學(xué)與銀河通用機(jī)器人聯(lián)合研發(fā),推出了專為人形機(jī)器人全身仿真操作設(shè)計(jì)的平臺(tái) OpenWBT_Isaac。該平臺(tái)依托 NVIDIA Isaac Sim 與 Isaac Lab 的強(qiáng)大仿真
    的頭像 發(fā)表于 07-28 15:01 ?1094次閱讀

    Vivado無法選中開發(fā)板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對(duì)開發(fā)板(Evaluation Board)進(jìn)行 FPGA 開發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接選擇開發(fā)板,這樣 Vivado 能夠自動(dòng)配置
    的頭像 發(fā)表于 07-15 10:19 ?1070次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    TSMaster x dSPACE:聯(lián)合仿真助力汽車測(cè)試效率再升級(jí)

    趨勢(shì)。本次用戶大會(huì)上,同星智能現(xiàn)場(chǎng)演示了TSMaster與dSPACE控制臺(tái)的聯(lián)合仿真方案,展現(xiàn)了雙方在汽車HIL測(cè)試、ECU驗(yàn)證及自動(dòng)化測(cè)試領(lǐng)域的深度融合,引發(fā)與會(huì)
    的頭像 發(fā)表于 07-11 20:02 ?902次閱讀
    TSMaster x dSPACE:<b class='flag-5'>聯(lián)合</b><b class='flag-5'>仿真</b>助力汽車測(cè)試效率再升級(jí)

    干貨分享 | 手把手教學(xué):TSMasterAPI插件導(dǎo)入與ECUTEST聯(lián)合仿真指南

    在汽車電子ECU開發(fā)與測(cè)試中,聯(lián)合仿真已成為提高測(cè)試效率、確保系統(tǒng)穩(wěn)定性的關(guān)鍵手段。而TSMaster作為汽車電子仿真與測(cè)試的綜合工具,結(jié)合ECUTEST的專業(yè)測(cè)試能力,能夠?qū)崿F(xiàn)高效的自動(dòng)化測(cè)試
    的頭像 發(fā)表于 06-27 20:02 ?1068次閱讀
    干貨分享 | 手把手教學(xué):TSMasterAPI插件導(dǎo)入與ECUTEST<b class='flag-5'>聯(lián)合</b><b class='flag-5'>仿真</b>指南

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?829次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    【紫光同創(chuàng)盤古100Pro+開發(fā)板,MES2L676-100HP教程】盤古676系列——Modelsim的使用和do文件編寫

    陌生的,其實(shí)當(dāng)我們使用紫光聯(lián)合仿真的時(shí)候,他會(huì)在sim的文件夾下生成一個(gè)后綴為tcl的腳本,每次運(yùn)行聯(lián)合仿真,實(shí)際就是打開Modelsim
    發(fā)表于 02-25 18:36

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯<b class='flag-5'>仿真</b>

    OptiSystem與OptiSPICE的聯(lián)合使用:收發(fā)機(jī)電路的眼圖分析

    中配置了聯(lián)合仿真之后,需要將OptiSPICE NetList文件鏈接到OptiSPICE NetList組件(參見圖4)。 圖3.在OptiSystem中放置OptiSPICE Netlist
    發(fā)表于 12-10 08:59

    每次Vivado編譯的結(jié)果都一樣嗎

    sequences Tool and command options Vivado software version Operating Systems 不同操作系統(tǒng)之間編譯結(jié)果不能保證是相同
    的頭像 發(fā)表于 11-11 11:23 ?1696次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    使用modelsim時(shí)的問題分析

    仿真對(duì)于FPGA設(shè)計(jì)來說至關(guān)重要,我們經(jīng)常使用modelsim來進(jìn)行功能仿真或者時(shí)序仿真,這樣就需要將modelsim和設(shè)計(jì)軟件(quart
    的頭像 發(fā)表于 10-24 18:15 ?2163次閱讀
    使用<b class='flag-5'>modelsim</b>時(shí)的問題分析

    Vivado使用小技巧

    有時(shí)我們對(duì)時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對(duì)應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?1301次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Efinity FIFO IP仿真問題 -v1

    Efinity目前不支持聯(lián)合仿真,只能通過調(diào)用源文件仿真。 我們生成一個(gè)fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項(xiàng)。 在IP的生成目錄下會(huì)有以下
    的頭像 發(fā)表于 10-21 11:41 ?1920次閱讀
    Efinity FIFO IP<b class='flag-5'>仿真</b>問題 -v1