PS配置啟動過程

這里以X1模式為例，PS的配置過程如下：

（1）在啟動配置之前要先把CRESET_N拉低tCRESET_N,然后拉高；

（2）在CRESET_N拉高之后，要等待tDMIN,才可以發(fā)送同步碼，這期間可以翻轉(zhuǎn)CCK；

（3）發(fā)送同步碼，數(shù)據(jù)與時鐘為上升沿觸發(fā)；要求外部處理器連續(xù)發(fā)送數(shù)據(jù)直到數(shù)據(jù)完成；

（4）數(shù)據(jù)發(fā)送完成后，繼續(xù)發(fā)送CCK時鐘100周期,或者一邊發(fā)送一邊檢測CDONE，直到CDONE為高。實際上也確實有客戶因為沒有拉時鐘而啟動不了的情況。

控制信號處理

易靈思Trion FPGA的配置模塊主要由CBUS[2:0]、SS_N和TEST_N,CSI幾個信號控制。FPGA進入用戶模式前不要對這幾個信號進行翻轉(zhuǎn)。

目前易靈思的Programmer工具只支持PS x1模式，x2及更高位寬需要通過外部微處理器，如MCU來操作。

這里需要注意的是在配置過程中，控制信號不要進行翻轉(zhuǎn)，目前看到的現(xiàn)象是在多次配置過程中，在連續(xù)兩次配置過程中，由于CSI翻轉(zhuǎn)造成第二次配置失敗。

應(yīng)用案例

目前T20F169測試PS x4模式。時鐘為30MHz，tCRESET_N拉低790ns,tDMIN為2us,數(shù)據(jù)配置完成后又繼續(xù)發(fā)送時鐘100個以上?？梢詥?。用時104ms

另外要提下數(shù)據(jù)順序問題，實際在發(fā)送過程是依次發(fā)送的。

整體配置過程波形如下，SS_N有時會有很多毛刺，時鐘之間也會有一些持續(xù)拉高的時間，但都不影響。

審核編輯 ：李倩