chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

通過無線wifi下載調(diào)試fpga的一種方法

OpenFPGA ? 來源:OpenFPGA ? 作者:OpenFPGA ? 2022-06-08 09:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

7aa63c78-e6c3-11ec-ba43-dac502259ad0.png

遠(yuǎn)程調(diào)試在整機(jī)調(diào)試時是很有必要和方便的,今天帶給大家一個通過無線wifi下載調(diào)試fpga的一種方法,下邊是整個架構(gòu)的框圖:

7ae8d448-e6c3-11ec-ba43-dac502259ad0.png

上邊是整個框圖,主要的數(shù)據(jù)流是Vivado通過PC上的WIFI鏈接到WIFI路由器上,然后對同一個局域網(wǎng)內(nèi)的ESP32模擬的JTAG進(jìn)行管理,當(dāng)然也可以直接使用PC上分享的WIFI熱點進(jìn)行管理,主要是保證Vivado上所在的PC wifi和ESP32所在的wifi處于同一個局域網(wǎng)內(nèi),這里面主要應(yīng)用的原理就是AMD公司提供的XVC。

Xilinx 虛擬線纜(XVC)是一種基于 TCP/IP 的協(xié)議,其不僅可發(fā)揮類似于 JTAG 線纜的作用,而且還可提供一種無需使用物理線纜便可訪問和調(diào)試 FPGA 或 SoC 設(shè)計的方法。

詳細(xì)的介紹:可以看官方XAPP1251

?

https://china.xilinx.com/content/dam/xilinx/support/documentation/application_notes/xapp1251-xvc-zynq-petalinux.pdf

官方提供的歷程數(shù)據(jù)流如下:

7b1d6bc2-e6c3-11ec-ba43-dac502259ad0.png

工程截圖如下:

7b7411a2-e6c3-11ec-ba43-dac502259ad0.png

官方的歷程也是開源的,地址在下面鏈接上:

?

https://github.com/Xilinx/XilinxVirtualCable/

官方使用ZYNQ價格比較昂貴,所以我們今天演示的是使用價格低廉的ESP32,下面展示一下怎么使用:

第一步:在下面地址下載ESP32的工程

?

https://github.com/kholia/xvc-esp32

關(guān)于下載的方式,我有在公眾號上分享過相關(guān)文章(江湖之大,gayhub是我另一個家!),這里就不再贅述了

下載完需要先安裝ESP32的支持包才能編譯通過:

Windows系統(tǒng)的相關(guān)文件如下:

鏈接:https://pan.baidu.com/s/16NcO4SbwLiV6jOaVtaaC-A?pwd=open提取碼:open

下載的工程文件解壓后,用Arduino EDA工具打開工程:

7b9fd4cc-e6c3-11ec-ba43-dac502259ad0.png

設(shè)置自己的ESP32開發(fā)板。

第二步,修改頭文件credentials.h

7bda9a76-e6c3-11ec-ba43-dac502259ad0.png
staticconstchar*MY_SSID="1";
staticconstchar*MY_PASSPHRASE="0w36E(92";

中MY_SSID是WIFI的賬號,MY_PASSPHRASE是WIFI的密碼。

插上串口下載上面的程序到ESP32板子上。

第三步,連接ESP32和開發(fā)板

ESP32目前的引腳分配如下:

7c273a02-e6c3-11ec-ba43-dac502259ad0.png

第四步,下載調(diào)試

關(guān)于下載調(diào)試的詳細(xì)步驟可以查看下面的視頻(包括怎么在Vivado中添加上面這個XVC設(shè)備)。

審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22383

    瀏覽量

    634131
  • 無線
    +關(guān)注

    關(guān)注

    31

    文章

    5664

    瀏覽量

    178438
  • 框圖
    +關(guān)注

    關(guān)注

    0

    文章

    165

    瀏覽量

    8872

原文標(biāo)題:起飛!通過無線WIFI下載調(diào)試FPGA

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    提高石英晶體振蕩器相位噪聲性能的4種方法

    如果你正在設(shè)計款用于5G基站或精密雷達(dá)的振蕩器,單純靠一種方法是不夠的。你需要“SC切割晶體 + 四點封裝”作為基礎(chǔ),配合“電子補(bǔ)償”電路來應(yīng)對動態(tài)環(huán)境,同時輔以“超低噪聲電源”和“精密溫控”。這套組合拳,就是目前業(yè)界公認(rèn)的“硬核”降噪方案。
    的頭像 發(fā)表于 01-16 16:38 ?1072次閱讀
    提高石英晶體振蕩器相位噪聲性能的4<b class='flag-5'>種方法</b>

    CODESYS-WIFI-62:RS232/以太網(wǎng)無線調(diào)試的工業(yè)級專家

    在工業(yè)設(shè)備調(diào)試與數(shù)據(jù)傳輸?shù)膱鼍爸?,RS232與以太網(wǎng)設(shè)備的有線連接常受限于空間與距離,而CODESYS-WIFI-62遠(yuǎn)程調(diào)試模組的出現(xiàn),為這痛點提供了完美解決方案。作為
    的頭像 發(fā)表于 12-11 14:19 ?586次閱讀

    單片機(jī)系統(tǒng)硬件的調(diào)試方法

    單片機(jī)的系統(tǒng)硬件調(diào)試,通常有靜態(tài)調(diào)試和動態(tài)調(diào)試不同,前者是通過目測、萬能表測試、加電檢查、聯(lián)機(jī)檢查的
    發(fā)表于 12-03 06:10

    有多少種方法可以進(jìn)行頻響曲線測量?

    APx500軟件提供了頻響曲線的多種測量方法,對個音頻產(chǎn)品的頻響特性進(jìn)行測量分析。如果只用個測量對個音頻產(chǎn)品進(jìn)行評價,那這個測量就是頻響曲線,APx500軟件提供了多
    的頭像 發(fā)表于 11-14 11:29 ?775次閱讀
    有多少<b class='flag-5'>種方法</b>可以進(jìn)行頻響曲線測量?

    如何使用FPGA實現(xiàn)SRIO通信協(xié)議

    本例程詳細(xì)介紹了如何在FPGA上實現(xiàn)Serial RapidIO(SRIO)通信協(xié)議,并通過Verilog語言進(jìn)行編程設(shè)計。SRIO作為一種高速、低延遲的串行互連技術(shù),在高性能計算和嵌入式系統(tǒng)中廣
    的頭像 發(fā)表于 11-12 14:38 ?5638次閱讀
    如何使用<b class='flag-5'>FPGA</b>實現(xiàn)SRIO通信協(xié)議

    FPGA下載運(yùn)行調(diào)試流程

    今天主要介紹下整個FPGA下載運(yùn)行調(diào)試流程。 1、首先,參考網(wǎng)址https://doc.nucleisys.com/hbirdv2/soc_peripherals/ips.html
    發(fā)表于 10-29 06:57

    FPGA下載調(diào)試流程

    今天主要介紹下整個FPGA下載運(yùn)行調(diào)試流程。 1、首先,參考網(wǎng)址https://doc.nucleisys.com/hbirdv2/soc_peripherals/ips.html
    發(fā)表于 10-29 06:37

    start openocd timeout 的一種解決方式

    在使用Nuclei Studio進(jìn)行開發(fā)時,下載程序時提示“start openocd timeout”,但是之前下載時從沒有出現(xiàn)過這種情況。 各種方法嘗試了后(包括重建工程,重啟軟件等),都無濟(jì)于事,最后在電腦上把
    發(fā)表于 10-27 06:34

    指令集測試的一種糾錯方法

    ,x3信號則+1表示進(jìn)行下個測試,找到x3寄存器突變到fail的地方,般都能找出問題所在。以上就是指令集測試糾錯的一種方法。
    發(fā)表于 10-24 14:04

    CAN總線遠(yuǎn)程調(diào)試工具在工程機(jī)械領(lǐng)域的創(chuàng)新應(yīng)用

    本文提出采用 PKCAN-WIFI 無線應(yīng)用工具實現(xiàn) CAN 總線通信無線化的解決方案。通過分析該工具的技術(shù)特點和工作原理,結(jié)合工程機(jī)械實際應(yīng)用場景,詳細(xì)闡述了其在遠(yuǎn)程
    發(fā)表于 10-17 15:52 ?0次下載

    PKCAN-WIFI無線應(yīng)用工具在工程機(jī)械遠(yuǎn)程調(diào)試領(lǐng)域的創(chuàng)新應(yīng)用

    針對工程機(jī)械領(lǐng)域CAN總線有線連接方式存在的調(diào)試不便、維護(hù)成本高等問題,本文提出采用PKCAN-WIFI無線應(yīng)用工具實現(xiàn)CAN總線通信無線化的解決方案。
    的頭像 發(fā)表于 10-17 09:22 ?405次閱讀
    PKCAN-<b class='flag-5'>WIFI</b><b class='flag-5'>無線</b>應(yīng)用工具在工程機(jī)械遠(yuǎn)程<b class='flag-5'>調(diào)試</b>領(lǐng)域的創(chuàng)新應(yīng)用

    FPGA調(diào)試方式之VIO/ILA的使用

    在Vivado中,VIO(Virtual Input/Output)是一種用于調(diào)試和測試FPGA設(shè)計的IP核,它允許設(shè)計者通過JTAG接口實時讀取和寫入
    的頭像 發(fā)表于 06-09 09:32 ?3723次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>調(diào)試</b>方式之VIO/ILA的使用

    是否可以通過3014將數(shù)據(jù)從pc傳輸?shù)?b class='flag-5'>FPGA?

    我正在設(shè)計個系統(tǒng),通過 USB 3.0 將圖片數(shù)據(jù)從 PC 下載FPGA,然后 FPGA 在 LCD 上顯示圖像。 我需要
    發(fā)表于 05-08 06:56

    精選好文!噪聲系數(shù)測量的三種方法

    本文介紹了測量噪聲系數(shù)的三種方法:增益法、Y系數(shù)法和噪聲系數(shù)測試儀法。這三種方法的比較以表格的形式給出。 在無線通信系統(tǒng)中,噪聲系數(shù)(NF)或者相對應(yīng)的噪聲因數(shù)(F)定義了噪聲性能和對接
    發(fā)表于 05-07 10:18

    FPGA設(shè)計調(diào)試流程

    調(diào)試,即Debug,有定開發(fā)經(jīng)驗的人定會明確這是設(shè)計中最復(fù)雜最磨人的部分。對于個龐大復(fù)雜的FPGA工程而言,出現(xiàn)問題的概率極大,這時如
    的頭像 發(fā)表于 03-04 11:02 ?1865次閱讀
    <b class='flag-5'>FPGA</b>設(shè)計<b class='flag-5'>調(diào)試</b>流程