chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA可以提供更好的波束賦形性能

星星科技指導員 ? 來源:嵌入式計算設計 ? 作者:Jason Cella ? 2022-06-14 09:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

隨著雷達和無線通信系統(tǒng)中的信號處理從模擬轉向數(shù)字,人們在開發(fā)先進的波束成形技術以實現(xiàn)新應用方面付出了巨大的努力。使用數(shù)字方法精確引導波束的能力,最常見的是快速傅里葉變換 (FFT),導致雷達和移動電信系統(tǒng)的設計方式發(fā)生了重大變化。

波束成形可以切換或自適應。例如,在切換波束成形中,移動電信基站從預先定義的波束選擇中進行選擇,每個波束都基于接收到的信號的強度以特定方向為目標。當用戶相對于天線陣列移動時,信號被切換到陣列中的其他元件,這些元件定位得更好,以在特定方向上提供更強的信號。另一方面,自適應波束形成依賴于實時計算,允許基站在目標用戶的方向上發(fā)射更多聚焦的波束,同時減少其他方向的輸出,從而大大減少元素之間的干擾。

自適應波束成形設計需要非常高的處理帶寬——每秒必須執(zhí)行數(shù)十億次乘法和累加操作。因此,接收系統(tǒng)抑制噪聲源和干擾變得更加重要。同時,必須保持對天線陣列中每個元件的實時方向控制。為了實現(xiàn)這一點,有必要對每個天線元件接收到的信號進行數(shù)字化處理,同時使用元件級處理。由于需要繁重的計算負載,傳統(tǒng)的 CPUDSP 在自適應波束成形應用中可能會迅速負擔過重。然而,性能更高的 FPGA 非常適合該任務,因為它們具有嵌入式 DSP 模塊、并行處理架構和增強的存儲器功能。

全球對移動寬帶數(shù)據(jù)和語音服務不斷增長的需求不斷推動無線網絡運營商擴展和升級其網絡以提供更多容量。運營商同時試圖最大限度地增加每個無線基站可以支持的用戶數(shù)量,以降低其基礎設施成本,同時保持對用戶有吸引力的價格點。

由于可用無線頻譜的數(shù)量有限,這項工作變得復雜,因此增加的流量會產生更多的干擾,通話質量也會受到影響,部分原因是天線技術的限制。全向天線通常用于在蜂窩塔上進行發(fā)送和接收。然而,這種傳統(tǒng)方法(其中天線充當傳感器,將電磁能轉換為電能)效率不高,并且由于單個塔上存在大量信號而受到高度干擾,從而降低了整體連接性。

這種干擾可以通過使用在同一塔上組合在一起的定向扇區(qū)天線來減輕。這些自適應陣列天線或智能天線已越來越多地用于電信網絡,以提高無線連接質量并提高整體容量。這是通過波束成形技術實現(xiàn)的,該技術通過使用先進的數(shù)字信號處理將來自基站的波束引導至各個用戶。波束成形調整每個傳入和傳出信號的功率和相位,以創(chuàng)建沿特定方向傳播的波束,同時減少非必要輸出。這減少了單個信號對彼此造成的干擾量,并提高了所有連接的質量。

創(chuàng)新的自適應波束形成算法的出現(xiàn)導致在信號處理中使用浮點算法的增加,以通過實現(xiàn)實時目標跟蹤來最大限度地減少干擾并提高雷達容量。這是通過使用 QR 分解 (QRD) 和權重反向替換 (WBS) 等算法同時創(chuàng)建多個點光束來實現(xiàn)的。這些算法有助于波束的自適應形成,同時減少噪聲和干擾,但它們每秒需要大量的浮點運算。

由于許多雷達系統(tǒng)的尺寸、重量和功率限制,使用傳統(tǒng) CPU 或 GPU 選項并不是最佳方法,因為執(zhí)行浮點計算所需的硬件數(shù)量增加。由于需要更多的內存、功率和空間,更不用說更高的成本、更復雜的系統(tǒng)設計和延長的集成時間,因此使用多個 CPU 對雷達系統(tǒng)的設計產生了重大影響?;?CPU 的設計進一步受到有限的內存和接口選項的限制。

FPGA 在采用先進數(shù)字波束形成技術的雷達系統(tǒng)中提供了優(yōu)于 CPU 和 GPU 選項的巨大優(yōu)勢,因為它們可以降低成本、復雜性、功耗和上市時間。由于其在自適應波束成形應用中處理高度并行浮點運算的卓越能力,F(xiàn)PGA 可以提高算法性能,同時顯著降低功耗。

FPGA 也更高效,因為一個設備通過諸如 PCIe 和 Serial RapidIO 等 I/O 標準從天線陣列中每個元件捕獲的信號中接收和處理大量數(shù)據(jù)。除了提供更高性能的處理之外,這樣的系統(tǒng)還不需要安裝在需要超過 1,000 W 的 VPX 機箱中的大量耗電的多核 CPU 板。流線型的單 FPGA 設計還受益于外部存儲器和其他額外的單塊電路板上提供的功能小于 80 W。

智能天線和自適應波束成形的使用,雖然幾十年來在軍事和國防應用中很常見,但由于與廣泛部署相關的高昂成本,直到最近才在商業(yè)蜂窩網絡中廣泛使用。隨著高性能、低成本 FPGA 和 DSP 的興起,自適應波束成形在 2000 年代初進入了 3G 移動基礎設施,該技術現(xiàn)在被廣泛用于擴展 4G 網絡。這為硬件和固件設計人員提供了新的機會,可以改進用于國防和商業(yè)應用的波束成形方法。

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1650

    文章

    22204

    瀏覽量

    626727
  • cpu
    cpu
    +關注

    關注

    68

    文章

    11186

    瀏覽量

    221214
  • gpu
    gpu
    +關注

    關注

    28

    文章

    5035

    瀏覽量

    133695
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    25年11月上海FPGA算法實現(xiàn)與應用技術高級研修分享

    基帶與數(shù)字中頻數(shù)據(jù)流是整個物理層最核心的內容。基帶部分包括bit流的編解碼、調制解調、組幀的過程,也包括OFDM信號產生涉及的算法、波束成型算法等。數(shù)字中頻則包括常規(guī)的成型濾波、數(shù)字上變頻、數(shù)字
    發(fā)表于 10-11 11:55

    信號發(fā)生器如何與波束賦形算法配合優(yōu)化?

    場景中的多徑傳播、干擾和用戶移動性,從而驗證和優(yōu)化波束賦形算法的性能。以下是具體配合優(yōu)化方法及實施步驟:一、信號發(fā)生器在波束賦形優(yōu)化中的核心
    發(fā)表于 08-08 14:41

    A-59P 多功能語音處理模組:性能卓越,便捷易用?

    調整降噪強度、波束角度等關鍵參數(shù),實現(xiàn)對語音處理效果的精細控制。T1/T2 參數(shù)選擇端口則可用于便捷地切換拾音距離,范圍從 10cm 到 8m,為不同應用場景下靈活調整拾音距離提供了簡單有效的操作方式
    發(fā)表于 07-26 10:53

    相控陣波束賦形芯片對衛(wèi)星通信的必要性

    在衛(wèi)星通信這個充滿科技魅力的領域,每一次技術突破都可能重塑未來通信格局。今天就來聊聊其中的關鍵角色 — 相控陣波束賦形芯片,在衛(wèi)星通信地面終端以及毫米波頻段中到底有多重要。
    的頭像 發(fā)表于 07-16 10:31 ?815次閱讀

    波束賦形技術的優(yōu)勢和應用場景

    你是否曾經有過這樣的經歷,在繁華的城市街頭或是喧囂的音樂節(jié)現(xiàn)場,手機信號突然變得不穩(wěn)定?這可能是由于大量用戶在同一時間、同一地點使用網絡服務造成的。然而,一項突破性的技術正在悄然改變這一切——波束賦形技術。
    的頭像 發(fā)表于 04-23 13:57 ?1371次閱讀

    Altera Agilex 5 D系列FPGA性能和能效

    隨著邊緣計算領域的迅速發(fā)展,許多應用日益依賴于內存技術來實現(xiàn)更高的性能或每瓦性能。Altera 的 Agilex 5 D 系列 FPGA提供一系列經過精心設計的內存選擇,助力用戶輕
    的頭像 發(fā)表于 03-27 13:36 ?897次閱讀

    羅德與施瓦茨和京瓷合作展示毫米波PAAM的OTA特性測試技術

    的網絡實現(xiàn)站點共享。為了確保其突破性產品在波束賦形波束指向性方面的最優(yōu)性能,京瓷采用了羅德與施瓦茨(以下簡稱“R&S”)基于CATR(緊縮場天線測試)技術的多反射面OTA測試解決方案
    的頭像 發(fā)表于 03-05 16:23 ?749次閱讀

    FPGA+AI王炸組合如何重塑未來世界:看看DeepSeek東方神秘力量如何預測......

    ,由大量的邏輯門和觸發(fā)器組成,可以通過編程來定制其功能和連接。FPGA的靈活性和高性能使其在多個領域得到了廣泛應用。 1.FPGA的定義 FPGA
    發(fā)表于 03-03 11:21

    基于FPGA的電子琴設計

    在之前也出了幾篇源碼系列,基本上都是一些小設計,源碼系列主要就會想通過實操訓練讓各位學習者,尤其是初學者去更好的理解學習FPGA,或者給要的學生提供一些源碼,之前設計過各個芯片的配置等,之后筆者會通
    的頭像 發(fā)表于 01-20 14:07 ?1087次閱讀
    基于<b class='flag-5'>FPGA</b>的電子琴設計

    AN-1140: 麥克風陣列波束成形

    電子發(fā)燒友網站提供《AN-1140: 麥克風陣列波束成形.pdf》資料免費下載
    發(fā)表于 01-05 09:32 ?0次下載
    AN-1140: 麥克風陣列<b class='flag-5'>波束</b>成形

    基于Agilex 5 FPGA的模塊系統(tǒng)介紹

    基于Agilex 5 FPGA的模塊系統(tǒng)(SoM)是一種由英特爾的合作伙伴提供的生產就緒型解決方案,專門針對嵌入式應用。采用先進的Agilex 5 FPGA的SoM可以滿足邊緣應用日益
    的頭像 發(fā)表于 12-19 17:10 ?1005次閱讀
    基于Agilex 5 <b class='flag-5'>FPGA</b>的模塊系統(tǒng)介紹

    FPGA與ASIC的區(qū)別 FPGA性能優(yōu)化技巧

    FPGA與ASIC的區(qū)別 FPGA(現(xiàn)場可編程門陣列)和ASIC(專用集成電路)是兩種不同的集成電路技術,它們在多個方面存在顯著的區(qū)別: FPGA ASIC 基本定義 由通用的邏輯單元組成,
    的頭像 發(fā)表于 12-02 09:51 ?1436次閱讀

    ADC的采樣時鐘ADCCLK由晶振提供,和FPGA提供,哪個比較好?

    提供三組電源±6V/GND1,+5V/GND2,+5V/GND3,怎樣分配好呢? 3、ADC的采樣時鐘ADCCLK由晶振提供,和FPGA提供,哪個比較好?
    發(fā)表于 12-02 06:53

    能否利用TSW1400來控制TX7316脈沖信號的發(fā)射,接收,波束形成?

    最近買了TX7316和TSW1400FPGA板,想請問一下,能否利用TSW1400來控制TX7316脈沖信號的發(fā)射,接收,波束形成?如果可以的話,二者是利用什么接口連接的?是USB嗎?
    發(fā)表于 11-20 08:18

    如何優(yōu)化FPGA設計的性能

    優(yōu)化FPGA(現(xiàn)場可編程門陣列)設計的性能是一個復雜而多維的任務,涉及多個方面和步驟。以下是一些關鍵的優(yōu)化策略: 一、明確性能指標 確定需求 :首先,需要明確FPGA設計的
    的頭像 發(fā)表于 10-25 09:23 ?1191次閱讀