硬件原理圖設(shè)計還應(yīng)該遵守一些基本原則，這些基本原則要貫徹到整個設(shè)計過程，雖然成功的參考設(shè)計中也體現(xiàn)了這些原則，但因為我們可能是“拼”出來的原理圖，所以我們還是要隨時根據(jù)這些原則來設(shè)計審查我們的原理圖，這些原則包括：

A、數(shù)字電源和模擬電源分割；

B、數(shù)字地和模擬地分割，單點接地，數(shù)字地可以直接接機殼地（大地），

機殼必須接大地；

C、保證系統(tǒng)各模塊資源不能沖突，例如：同一I2C總線上的設(shè)備地址

不能相同，等等；

D、閱讀系統(tǒng)中所有芯片的手冊（一般是設(shè)計參考手冊），看它們的未用

輸入管腳是否需要做外部處理，如果需要一定要做相應(yīng)處理，否則可能引起

芯片內(nèi)部振蕩，導(dǎo)致芯片不能正常工作；

E、在不增加硬件設(shè)計難度的情況下盡量保證軟件開發(fā)方便，或者以小的

硬件設(shè)計難度來換取更多方便、可靠、高效的軟件設(shè)計，這點需要硬件設(shè)計

人員懂得底層軟件開發(fā)調(diào)試，要求較高；

F、功耗問題；

G、產(chǎn)品散熱問題，可以在功耗和發(fā)熱較大的芯片增加散熱片或風(fēng)扇，產(chǎn)

品機箱也要考慮這個問題，不能把機箱做成保溫盒，電路板對“溫室”是感

冒的；還要考慮產(chǎn)品的安放位置，最好是放在空間比較大，空氣流動暢通的

位置，有利于熱量散發(fā)出去；等等

硬件設(shè)計審查的目的就是發(fā)現(xiàn)問題，比如說：

1、材料選用問題

2、元器件選用問題

3、單元電路設(shè)計問題

4、可測試性設(shè)計問題

5、PCB布局布線問題

6、EMC設(shè)計問題

7、安規(guī)設(shè)計問題

8、可生產(chǎn)性設(shè)計問題

9、可維護性設(shè)計問題、

硬件設(shè)計輸入有：

1、總體設(shè)計方案

2、詳細設(shè)計報告

3、單板電路原理圖

4、單板邏輯軟件源代碼

5、單板PCB圖

6、單板BOM清單

7、制成板或成品板

此外還有審查標準：

·物料優(yōu)選清單及CheckList

1、單元電路審查指導(dǎo)書及CheckList

2、時序?qū)彶橹笇?dǎo)書及CheckList

3、可測試性設(shè)計指導(dǎo)書及CheckList

4、工藝設(shè)計指導(dǎo)書及CheckList

5、可維護性設(shè)計指導(dǎo)書及CheckList

6、熱設(shè)計指導(dǎo)書及CheckList

7、降額設(shè)計指導(dǎo)書及CheckList

8、EMC設(shè)計指導(dǎo)書及CheckLi st

9、安規(guī)設(shè)計指導(dǎo)書及CheckList

10、PCB設(shè)計指導(dǎo)書及CheckList

優(yōu)選物料特點：

1、已在大量產(chǎn)品上使用并且沒有問題

2、符合安規(guī)設(shè)計要求

3、符合EMC設(shè)計要求

4、符合熱設(shè)計要求

5、符合可測試性要求

6、符合可生產(chǎn)性要求

7、符合采購及商務(wù)要求

單元電路審查：單元電路審查主要包括1.分立元器件審查

1.分立元器件審查

2.邏輯電路審查

3.復(fù)位及看門狗電路審查

4.接口電路審查

5.數(shù)字電路審查（通用）

分立元器件使用審查

電阻：阻值選擇、耐壓、功耗、降額

電容：種類、耐壓、使用溫度、降額

電感：電流、降額

二極管：反向耐壓、電流

三極管：耐壓、功耗

MOS管：耐壓、散熱

LDO:電壓跌落、耐壓、散熱

邏輯電路審查：

電平是否匹配

是否選擇高速電路

線與邏輯是否為OC門

輸出驅(qū)動是否合適

是否回產(chǎn)生競爭冒險

復(fù)位及看門狗電路審查：

看門狗不允許被軟件關(guān)閉

脈沖寬度是否滿足復(fù)位要求

復(fù)位門限電壓是否選擇恰當

復(fù)位電路是否帶有較大電容負載

接口電路審查：

對共模電壓是否有足夠保護

對ESD是否有足夠保護

是否滿足熱插拔要求

是否滿足輸入、輸出阻抗要求

背板總線接口是否選用支持熱插拔芯片

數(shù)字電路審查：

是否采用了公司成熟電路設(shè)計

是否選用速度相對較低的器件

配置引腳是否采用了電阻配置

未使用的引腳是否已經(jīng)做恰當處理

JTAG引腳是否已做恰當處理

廠家測試用引腳是否已經(jīng)做正確處理

單元電路時序?qū)彶?/p>

單板內(nèi)IC間時序接口審查

單板間時序接口審查

計數(shù)器復(fù)位及計數(shù)時序?qū)彶?/p>

時鐘網(wǎng)絡(luò)對時序影響分析

網(wǎng)絡(luò)拓撲結(jié)構(gòu)及延時對時序影響分析

CPLD電路審查

邏輯是否有不確定初始態(tài)

是否存在競爭冒險現(xiàn)象

是否采用同步設(shè)計

是否滿足建立保持時間要求

未使用腳是否做恰當處理

可測試性設(shè)計審查

是否有測試接口

測試接口是否標準

是否提供版本硬件設(shè)置

是否提供方便的業(yè)務(wù)環(huán)回

是否通過重要信號測試

接插件位置、間距和成熟單板一致

模擬電路提供自環(huán)回測試

EMC設(shè)計審查

電源是否有過流過壓保護

電源是否采用EMI濾波

電源能否抗DIP測試

時鐘是否匹配處理

時鐘網(wǎng)絡(luò)分配是否合理

接口是否采用有效保護措施

關(guān)鍵信號環(huán)路是否最小

ESD敏感電路是否遠離外部放電點

審核編輯 ：李倩