作為我們關(guān)于儀器發(fā)展的特色部分的一部分，這里有一個(gè)關(guān)于直接集成到電路中的芯片儀器的觀點(diǎn)。使用 PCIe 開(kāi)關(guān)芯片和支持軟件中的集成儀器，確定 PCI Express（PCIe 鏈路是否正確啟動(dòng)并快速診斷系統(tǒng)問(wèn)題）現(xiàn)在變得容易得多。

任何從事電子系統(tǒng)業(yè)務(wù)相當(dāng)長(zhǎng)的時(shí)間的人都已經(jīng)看到了系統(tǒng)設(shè)計(jì)、互連和調(diào)試方式的若干范式轉(zhuǎn)變。一個(gè)顯著的變化是并行總線消失，取而代之的是串行化、虛擬化和交換連接。

幾十年前，幾乎電路中的每個(gè)節(jié)點(diǎn)都可以用示波器輕松探測(cè)。僅在五年前，人們還可以指望一種可用邏輯或協(xié)議分析儀監(jiān)控的并行總線。今天，比單個(gè)片上系統(tǒng) （SoC） 更大的系統(tǒng)由多個(gè)類(lèi)似 SoC 的組件組成，這些組件通過(guò)高速串行總線互連，可能通過(guò)數(shù)據(jù)包交換機(jī)。沒(méi)有隱藏在表面貼裝技術(shù)組件下或埋在內(nèi)部 PCB 層中的少數(shù)可見(jiàn)互連跡線無(wú)法觸摸，因?yàn)楹ε潞Ｉぁ?/p>

集成儀表的案例

如果要在幾分鐘到幾小時(shí)（而不是幾天到幾周）內(nèi)完全調(diào)試復(fù)雜的系統(tǒng)問(wèn)題或解決更簡(jiǎn)單問(wèn)題的根本原因，系統(tǒng)互連交換機(jī)現(xiàn)在還必須充當(dāng)邏輯和協(xié)議分析器。交換機(jī)還應(yīng)該能夠評(píng)估物理層的信號(hào)完整性，以全線速運(yùn)行外部鏈路，并注入各種錯(cuò)誤以評(píng)估系統(tǒng)檢測(cè)和從此類(lèi)錯(cuò)誤中恢復(fù)的能力。考慮到當(dāng)今系統(tǒng)封裝的高度集成和限制，這些措施是為這些目的連接外部測(cè)試設(shè)備所面臨的幾乎無(wú)法克服的挑戰(zhàn)所必需的。

PCIe Gen 2 的 5 Gbps 速度給組件開(kāi)發(fā)人員及其客戶(hù)帶來(lái)了額外的挑戰(zhàn)，而正在開(kāi)發(fā)的 Gen 3 規(guī)范將加劇這些挑戰(zhàn)。較高的頻率總體上降低了時(shí)序和信號(hào)裕度，使物理層更容易受到現(xiàn)實(shí)世界傳輸線環(huán)境的非理想性的影響，甚至對(duì)微創(chuàng)探測(cè)也不利。

為了克服物理層損傷，SERDES 設(shè)計(jì)人員利用了接收均衡的概念。使用均衡，信號(hào)完整性眼圖張開(kāi)僅在均衡器的輸出端才有意義地觀察到，隱藏在組件內(nèi)部。這只能在集成儀器的幫助下完成。

加速產(chǎn)品上線

經(jīng)驗(yàn)豐富且成功的設(shè)計(jì)團(tuán)隊(duì)長(zhǎng)期以來(lái)實(shí)施的功能使他們能夠調(diào)試產(chǎn)品開(kāi)發(fā)過(guò)程中出現(xiàn)的問(wèn)題。借助當(dāng)今可用的晶體管密度，設(shè)計(jì)人員可以將邏輯分析功能與關(guān)鍵任務(wù)功能集成在一起，而且通常不會(huì)影響成本。即使是查看數(shù)百萬(wàn)門(mén) ASIC 中邏輯節(jié)點(diǎn)的一小部分的能力，對(duì)于快速找到組件或系統(tǒng)級(jí)錯(cuò)誤的根本原因也具有不可估量的價(jià)值。

雖然這些高級(jí)功能曾經(jīng)僅供工廠使用，但現(xiàn)在通過(guò)提供高級(jí)界面的軟件向客戶(hù)開(kāi)放。該接口使客戶(hù)無(wú)需了解電路實(shí)現(xiàn)的詳細(xì)知識(shí)以了解結(jié)果，同時(shí)保護(hù)制造商的知識(shí)產(chǎn)權(quán)。同時(shí)，集成分析工具的范圍正在從單個(gè)組件的焦點(diǎn)擴(kuò)展到系統(tǒng)范圍的問(wèn)題。

雖然集成儀器在整個(gè)開(kāi)發(fā)周期中都很有用，但在考慮初始電路板啟動(dòng)所涉及的問(wèn)題時(shí)，它的價(jià)值最容易被理解。當(dāng)一個(gè)系統(tǒng)或子系統(tǒng)由圍繞一個(gè)中央 PCIe 分組交換機(jī)的多個(gè) SoC 組成時(shí)，該交換機(jī)是第一次上電后關(guān)注的焦點(diǎn)。鏈接出來(lái)了嗎？信號(hào)完整性是否符合預(yù)期和要求？枚舉和后續(xù)配置成功了嗎？數(shù)據(jù)包流模式是否標(biāo)稱(chēng)？越早回答這些問(wèn)題，團(tuán)隊(duì)就能越早將墨菲扔給他們的東西歸零，并朝著成功的產(chǎn)品發(fā)布邁進(jìn)。借助由供應(yīng)商提供的支持軟件支持的集成儀器，這些答案很容易獲得。

使用內(nèi)部邏輯分析儀

為新板供電時(shí)的首要任務(wù)是確定 PCIe 鏈路是否已啟動(dòng)。PCIe 開(kāi)關(guān)通常為每個(gè)端口提供鏈路狀態(tài)輸出，可控制 LED 以進(jìn)行視覺(jué)指示。如果鏈路沒(méi)有出現(xiàn)，跟蹤 PCIe 規(guī)范中定義的鏈路訓(xùn)練和狀態(tài)狀態(tài)機(jī) （LTSSM） 的轉(zhuǎn)換非常有幫助。

甚至帶有簡(jiǎn)單集成邏輯分析儀的交換機(jī)也可以配置為在鏈路訓(xùn)練周期中捕獲端口 LTSSM 到內(nèi)部跟蹤存儲(chǔ)器的每次轉(zhuǎn)換并為其加上時(shí)間戳。之后，可以通過(guò) I2C 或 PCIe 讀取軌跡，并借助隨附的軟件進(jìn)行分析。這種跟蹤通?？梢钥焖賲^(qū)分互操作性問(wèn)題、制造問(wèn)題和信號(hào)完整性問(wèn)題。

如果跟蹤 LTSSM 無(wú)法確定答案，則可以首先將內(nèi)部邏輯分析儀指向 SERDES、串行到并行轉(zhuǎn)換器、彈性緩沖器、解擾器等的輸出，以嘗試查明故障。

雖然集成邏輯分析儀可以提供深入探究 ASIC 內(nèi)部的能力，但只有那些靠近外部接口或按照行業(yè)標(biāo)準(zhǔn)要求構(gòu)建的寄存器或狀態(tài)機(jī)對(duì)最終用戶(hù)才有意義。

優(yōu)化鏈路性能

一旦每個(gè)鏈路建立起來(lái)，就有必要估計(jì)信號(hào)完整性的眼圖張開(kāi)度并對(duì)其進(jìn)行優(yōu)化。高級(jí) SERDES 允許借助內(nèi)置自測(cè) （BIST） 功能測(cè)量眼圖張開(kāi)的寬度。這是通過(guò)有時(shí)使用專(zhuān)利技術(shù)來(lái)完成的，該技術(shù)將采樣點(diǎn)從眼睛中心偏移，然后確定這是否會(huì)導(dǎo)致誤碼。鏈路處于環(huán)回模式，并使用內(nèi)部誤碼率測(cè)試邏輯測(cè)試誤碼率。調(diào)試處理器可以逐步設(shè)置 SERDES 均衡器和驅(qū)動(dòng)強(qiáng)度選項(xiàng)，報(bào)告效果最佳的選項(xiàng)，甚至將它們燒錄到可選的串行電擦除可編程只讀存儲(chǔ)器 （EEPROM） 中，以便在下一個(gè)上電周期自動(dòng)加載。

可以提供對(duì)該測(cè)量和參數(shù)優(yōu)化過(guò)程提供一定程度自動(dòng)化的軟件（參見(jiàn)圖 2）。

圖 2

通過(guò)將調(diào)試處理器連接到交換機(jī)的 I2C 總線，工程師可以邊帶訪問(wèn)所有交換機(jī)的內(nèi)部寄存器。開(kāi)發(fā)人員可以在應(yīng)用程序運(yùn)行時(shí)手動(dòng)查看和戳，以檢查其進(jìn)度或執(zhí)行腳本，將實(shí)際交換機(jī)配置狀態(tài)與預(yù)期狀態(tài)進(jìn)行比較。

調(diào)試處理器可以配置可用的性能監(jiān)視器，然后在應(yīng)用程序運(yùn)行時(shí)實(shí)時(shí)顯示收集的統(tǒng)計(jì)數(shù)據(jù)，以實(shí)時(shí)指示其運(yùn)行狀況。純粹為了方便起見(jiàn)，可以通過(guò)調(diào)試端口提供對(duì)下游設(shè)備、控制和狀態(tài)寄存器的類(lèi)似訪問(wèn)。當(dāng)以這種方式使用時(shí)，調(diào)試處理器的作用類(lèi)似于服務(wù)器中使用的管理或服務(wù)處理器，實(shí)際上，它們的功能可以組合起來(lái)。

經(jīng)過(guò)功能調(diào)試后，壓力測(cè)試和錯(cuò)誤注入是產(chǎn)品開(kāi)發(fā)的兩個(gè)必要環(huán)節(jié)。交換機(jī)的正常數(shù)據(jù)路徑很容易修改為鍛煉器。作為第一步，交換機(jī)留出一部分緩沖存儲(chǔ)器，允許軟件在其中構(gòu)建數(shù)據(jù)包，然后在選定的鏈路上傳輸數(shù)據(jù)包。更高級(jí)的實(shí)現(xiàn)包括計(jì)數(shù)、循環(huán)和分支機(jī)制，以支持更復(fù)雜的數(shù)據(jù)包流并將偽隨機(jī)元素添加到錯(cuò)誤注入中。

將交換機(jī)的某些部分作為練習(xí)器操作時(shí)，所涉及的端口不再充當(dāng)交換機(jī)。因此，此功能不像 PCIe 交換機(jī)中的其他開(kāi)發(fā)加速功能那樣不顯眼。盡管如此，可以執(zhí)行錯(cuò)誤注入并在高達(dá) x16 Gen 2 鏈路上生成全線速數(shù)據(jù)包流的組件的簡(jiǎn)單可用性對(duì)產(chǎn)品驗(yàn)證社區(qū)來(lái)說(shuō)是一個(gè)巨大的福音。

實(shí)施嵌入式儀器

在 PLX Technology，將這些功能集成到 PCIe 芯片中是出于降低制造成本和促進(jìn)內(nèi)部調(diào)試和驗(yàn)證工作的自私愿望。很快就很明顯，這些功能可能對(duì)客戶(hù)更有價(jià)值，因?yàn)樗梢约铀偎麄兊漠a(chǎn)品開(kāi)發(fā)過(guò)程。由于技術(shù)正在向更高的互連速度發(fā)展，PLX 認(rèn)為集成儀器正迅速變得必不可少，尤其是對(duì)于 PCIe 開(kāi)關(guān)。

實(shí)施 SERDES 眼圖測(cè)量功能需要與 SERDES 和 SERDES BIST 知識(shí)產(chǎn)權(quán)供應(yīng)商密切合作，然后設(shè)計(jì)團(tuán)隊(duì)努力利用所提供的功能。

實(shí)現(xiàn)片上邏輯分析的設(shè)計(jì)方法需要寄存器傳輸級(jí) （RTL） 工程師提供來(lái)自每個(gè)主要模塊的關(guān)鍵狀態(tài)的可選探針輸出，其方式與插入驗(yàn)證斷言所需的方式大致相同。這種內(nèi)部標(biāo)準(zhǔn)化允許腳本開(kāi)發(fā)部分自動(dòng)化將饋入觸發(fā)邏輯和跟蹤存儲(chǔ)器的探針總線添加到 RTL 層次結(jié)構(gòu)中。標(biāo)準(zhǔn)化還減少了利用這些數(shù)據(jù)并將其中的至少一部分塑造成對(duì)最終用戶(hù)有用的形式所需的軟件工作量。

隨著技術(shù)的發(fā)展，集成的儀器儀表和支持軟件工具顯示出巨大的潛力并變得更加用戶(hù)友好。對(duì)于 PCIe 開(kāi)關(guān)供應(yīng)商和客戶(hù)來(lái)說(shuō)，這代表了一個(gè)新的和有希望的方向，一個(gè)可以消除系統(tǒng)開(kāi)發(fā)過(guò)程中主要的痛苦和延遲來(lái)源。

審核編輯：郭婷