chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯片的焊盤和鋼網(wǎng)尺寸設(shè)計(jì)規(guī)范

電子設(shè)計(jì) ? 來(lái)源:電子設(shè)計(jì) ? 作者:電子設(shè)計(jì) ? 2022-07-01 10:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

電源管理芯片廣泛應(yīng)用于板級(jí)電源系統(tǒng)中,包括控制器和功率MOSFET。但對(duì)于大電流電源管理芯片,基于不同半導(dǎo)體工藝的技術(shù)特點(diǎn),即控制器和MOSFET所需要工藝的差別,可能無(wú)法使用同一半導(dǎo)體制程把兩者集成到同一晶圓(Wafer)上面。因而只能采用multiple-die的結(jié)構(gòu), 稱為多芯片封裝 (MCM)加倒裝法 (Flip-chip) 的封裝形式,從而導(dǎo)致焊盤outline不夠?qū)ΨQ。如果SMA工序不能完全依照芯片手冊(cè)的焊盤及鋼網(wǎng)的尺寸要求(有些客戶可能會(huì)有自己默認(rèn)的CAD和SMA規(guī)則),可能會(huì)出現(xiàn)焊錫的厚度不足或不均勻。這樣貼裝的芯片的引腳在長(zhǎng)期運(yùn)行后(對(duì)應(yīng)板級(jí)可靠性測(cè)試BLR,JESD22-A104)由于板子的翹曲形變導(dǎo)致引腳開(kāi)裂或短路并使得芯片功能異常甚至損壞。因此正確理解和遵守芯片的焊盤和鋼網(wǎng)的尺寸規(guī)則,并能針對(duì)性的提前做出適當(dāng)?shù)膬?yōu)化,對(duì)于提升SMA 工藝的良率和芯片的工作壽命,具有重要的意義。

芯片的引腳尺寸(footprint)

芯片數(shù)據(jù)手冊(cè)會(huì)標(biāo)注芯片的引腳尺寸(footprint),如下Figure 1所示。該芯片的引腳在水平和垂直方向上都存在不對(duì)稱的現(xiàn)象,而且在垂直方向上,這一情況更明顯:Pin25 AGND 尺寸比較大,而PIN26-30 的尺寸都比較小且分散。那么由于左右側(cè)的不對(duì)稱,如果不按照該產(chǎn)品要求的鋼網(wǎng)和焊錫厚度,就可能導(dǎo)致

左右側(cè)焊錫厚度不均勻,局部焊錫厚度不足,加之PCB,焊錫,PAD和芯片有不同的熱膨脹系數(shù),在溫循時(shí)的受力就會(huì)有差別,容易造成焊錫開(kāi)裂的現(xiàn)象。

相鄰IO由于芯片位置不夠水平,焊錫受力不均勻,可能會(huì)被擠壓流向相鄰IO,有短路的風(fēng)險(xiǎn)

poYBAGK9VdyAOpgHAAB9ALDkGL4130.png

pYYBAGK9Vd6AQOoWAACLPUPMhIQ662.png

Figure 1:TPS542A52 芯片頂視圖(左)和芯片的引腳尺寸圖(右)

芯片的焊盤尺寸(land pattern) 和鋼網(wǎng)尺寸

芯片在PCB板上的焊盤尺寸一般大于芯片尺寸,以便承接芯片在PCB板上。鋼網(wǎng)(solder stencil) 開(kāi)窗,比焊盤相當(dāng)或略小。

pYYBAGK9VeCATHeWAAB_CFZyhJw638.png

pYYBAGK9VeKAb2O2AACEy4DpATE601.png

Figure 2:TPS542A52 焊盤(land pattern)頂視圖(左)和鋼網(wǎng)(solder stencil)頂視圖(右)

不同焊盤尺寸和鋼網(wǎng)厚度尺寸對(duì)焊錫厚度和均勻度的影響(TPS542A52)

在實(shí)際應(yīng)用中,芯片客戶的CAD 工程師在給供應(yīng)商的芯片建立CAD 模型時(shí),基于自身SMT 工藝產(chǎn)線精度和經(jīng)驗(yàn),有一套默認(rèn)的CAD rule,因而可能不會(huì)完全遵照TI 產(chǎn)品手冊(cè)推薦的尺寸。對(duì)于大多數(shù)對(duì)稱的封裝形式如QFP,BGA,LGA等,由于焊盤是對(duì)稱的,即使不完全按照供應(yīng)商推薦的焊盤鋼網(wǎng)尺寸,焊錫厚度一般也是均勻的。但對(duì)于非標(biāo)準(zhǔn)封裝的電源芯片,如FLIP-CHIP QFN, 由于功率部分占據(jù)較大的面積,但只有VIN/SW/GND 幾個(gè)IO口,而控制部分面積小但又有很多IO口,因此管腳的分布設(shè)計(jì)就容易出現(xiàn)不對(duì)稱的引腳。因此不同的焊盤尺寸和鋼網(wǎng)尺寸,就會(huì)體現(xiàn)出完全不同的引腳焊接質(zhì)量和長(zhǎng)期可靠性。

如下表Table 1是TPS542A52在不同焊盤和鋼網(wǎng)下的焊接質(zhì)量(焊錫厚度和均勻度)和溫度循環(huán)測(cè)試后的引腳剖面圖。

Table 1

Unit Land pattern Solder stencil Stencil thickness(um)(3) Solder standoff(μm) Imbalance
(μm)
Pin short risk (solder bridge) due to imbalance Solder Crack @thermal cycling
JESD22-A104
PIN1 PIN17
A 1 客戶自定義(1) 客戶自定義(2) 125 64.1 44.1 20 YES Yes
B 1 TI TI 150 135 97 38 YES No
2 TI TI 150 92 49 43 No No
3 TI TI 150 112 72 40 No No
4 TI TI 150 113 70 43 No No
5 TI TI 150 120 70 50 No No
6 TI TI 150 112 70 42 No No
C 1 TI TI 125 90 90 0 No No
2 TI TI 125 75 75 0 No No
3 TI TI 125 75 83 8 No No
4 TI TI 125 75 75 0 No No

(1) 焊盤尺寸相比TI 偏大

(2) 鋼網(wǎng)開(kāi)口尺寸相比TI 偏小

(3) TI推薦125um 鋼網(wǎng)厚度

A 焊盤尺寸偏大,鋼網(wǎng)開(kāi)創(chuàng)較小并且沒(méi)有給PIN 25(GND)開(kāi)兩個(gè)窗口

焊錫厚度不足,焊錫開(kāi)裂

整體焊錫量不足,因?yàn)殇摼W(wǎng)開(kāi)口小于TI推薦且焊盤尺寸偏大,導(dǎo)致引腳下的焊錫被攤開(kāi),流向外部裸露的焊盤上。溫度循環(huán)后,焊錫由于厚度不足導(dǎo)致容易開(kāi)裂,引起芯片引腳開(kāi)路導(dǎo)致?lián)p壞。

芯片傾斜

由于沒(méi)有在PIN25 開(kāi)多個(gè)窗口,導(dǎo)致PIN25焊錫中有較多的空洞(Void)。如下圖3所示。

poYBAGK9VeSAE2dWAAE0DNQmOto370.png

圖 3 GroupA Unit 1 的PIN25 的焊錫空洞

B 焊盤和鋼網(wǎng)尺寸都符合TI 要求,但鋼網(wǎng)厚度偏厚并且沒(méi)有給PIN 25(GND)開(kāi)兩個(gè)窗口

為了解決焊錫厚度不足的問(wèn)題,有的客戶會(huì)直接增加鋼網(wǎng)厚度。焊錫厚度足夠厚(>60um), 不會(huì)出現(xiàn)solder crack的問(wèn)題。但焊接水平方向的傾斜仍然存在短路風(fēng)險(xiǎn)。如下圖4所示。

焊錫太厚

仍然不均勻,左側(cè)存在solder bridge導(dǎo)致短路的風(fēng)險(xiǎn)。

pYYBAGK9VeeABP8sAAEwKUAS--E590.png

圖 4 GroupB Unit 2 的剖面圖

C焊盤和鋼網(wǎng)尺寸及開(kāi)口都符合TI要求,鋼網(wǎng)厚度也符合

焊錫厚度均勻,且大于60um,PIN25下焊錫的空洞(void)也較小。

poYBAGK9VeqAa7HRAAFkTa3WvGc429.png

pYYBAGK9Ve2AGnaPAAGJykmikI0764.png

圖 5 Group C Unit 4 的X-ray頂視圖和剖面圖

總結(jié)

對(duì)于非對(duì)稱footprint的芯片,建議客戶一定要按照TI推薦的焊盤和鋼網(wǎng)尺寸進(jìn)行設(shè)計(jì)。芯片焊錫厚度不均勻,造成傾斜,IO間焊錫短路。芯片焊錫厚度不足,在溫度循環(huán)測(cè)試中,容易開(kāi)裂。

對(duì)于較大的單一PIN腳,焊錫越多,空洞越大,容易造成不平衡??梢赃m當(dāng)把開(kāi)窗分成多個(gè)小的開(kāi)窗,以減少實(shí)際的焊錫量,并減少空洞。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    462

    文章

    53167

    瀏覽量

    453566
  • 焊盤
    +關(guān)注

    關(guān)注

    6

    文章

    597

    瀏覽量

    39370
  • 鋼網(wǎng)
    +關(guān)注

    關(guān)注

    0

    文章

    27

    瀏覽量

    9545
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何從PCB移除阻層和錫膏層

    使用屬性中 Solder Mask Expansion 的 “ Tented ” 選項(xiàng):該選項(xiàng)會(huì)移除所有阻層,導(dǎo)致頂層 / 底層的
    的頭像 發(fā)表于 07-22 18:07 ?3846次閱讀
    如何從PCB<b class='flag-5'>焊</b><b class='flag-5'>盤</b>移除阻<b class='flag-5'>焊</b>層和錫膏層

    PCB設(shè)計(jì)中過(guò)孔為什么要錯(cuò)開(kāi)位置?

    在PCB設(shè)計(jì)中,過(guò)孔(Via)錯(cuò)開(kāi)位置(即避免過(guò)孔直接放置在盤上)是出于電氣性能、工藝可靠性及信號(hào)完整性的綜合考量,具體原因如下: 1. 防止焊料流失,確保焊接質(zhì)量
    的頭像 發(fā)表于 07-08 15:16 ?490次閱讀

    Allegro Skill布線功能-隔層挖空

    有效減少的分布電容,從而維持信號(hào)傳輸?shù)淖杩挂恢滦?,這種設(shè)計(jì)優(yōu)化在射頻電路中尤為重要。 利用FanySkill中的“布線功能-隔層挖空”選項(xiàng),可以迅速為同一
    的頭像 發(fā)表于 06-06 11:47 ?1656次閱讀
    Allegro Skill布線功能-<b class='flag-5'>焊</b><b class='flag-5'>盤</b>隔層挖空

    PCB設(shè)計(jì)中的命名規(guī)范

    1.命名規(guī)范 獲取完整文檔資料可下載附件哦?。。?!如果內(nèi)容有幫助可以關(guān)注、點(diǎn)贊、評(píng)論支持一下哦~
    發(fā)表于 05-29 16:01

    一百多條PCB設(shè)計(jì)規(guī)范(建議收藏)

    :SMD-0805_2P_2.0x1.2mm)。l3D模型:與PCB封裝名稱完全一致,格式為STEP或WRL。4、原理圖符號(hào):l引腳編號(hào)、名稱必須與數(shù)據(jù)手冊(cè)一致。l添加必要的參數(shù)標(biāo)注(如電壓、容差)5、PCB封裝:l尺寸
    發(fā)表于 04-10 13:37

    Allegro Skill封裝原點(diǎn)-優(yōu)化

    網(wǎng)信息,如圖1所示,同時(shí)名稱默認(rèn)設(shè)置為PAD1、PAD2、PAD3等如圖2所示。這種默認(rèn)命名方式無(wú)法直觀反映
    的頭像 發(fā)表于 03-31 11:44 ?1393次閱讀
    Allegro Skill封裝原點(diǎn)-優(yōu)化<b class='flag-5'>焊</b><b class='flag-5'>盤</b>

    BGA設(shè)計(jì)與布線

    理性能?!ぁぁ???////BGA設(shè)計(jì)////???···BGA設(shè)計(jì)是確保焊接可靠性的基礎(chǔ)。
    的頭像 發(fā)表于 03-13 18:31 ?1328次閱讀
    BGA<b class='flag-5'>焊</b><b class='flag-5'>盤</b>設(shè)計(jì)與布線

    268條PCB Layout設(shè)計(jì)規(guī)范(免積分下載)

    本文總結(jié)了PCB布線與布局和電路設(shè)計(jì)總共268條設(shè)計(jì)規(guī)范,供大家參考學(xué)習(xí)。 獲取完整資料可下載附件哦?。。。?/div>
    發(fā)表于 03-05 16:26

    提升焊接可靠性!PCB設(shè)計(jì)標(biāo)準(zhǔn)與規(guī)范詳解

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)中設(shè)計(jì)標(biāo)準(zhǔn)是什么?PCB設(shè)計(jì)中設(shè)計(jì)標(biāo)準(zhǔn)規(guī)范。在電子制造領(lǐng)域,
    的頭像 發(fā)表于 03-05 09:18 ?3792次閱讀

    中興通訊的PCB設(shè)計(jì)規(guī)范

    中興通訊的PCB設(shè)計(jì)規(guī)范
    發(fā)表于 02-08 15:31 ?7次下載

    GB/T 50034-2024 建設(shè)照明設(shè)計(jì)規(guī)范

    當(dāng)前有效的建筑照明設(shè)計(jì)規(guī)范
    發(fā)表于 02-07 15:20 ?58次下載

    設(shè)計(jì)的必要性及檢查

    的作用花也稱為熱(ThermalPad),是PCB設(shè)計(jì)中一種特殊的連接結(jié)構(gòu),通過(guò)有
    的頭像 發(fā)表于 02-05 16:55 ?1134次閱讀
    花<b class='flag-5'>焊</b><b class='flag-5'>盤</b>設(shè)計(jì)的必要性及檢查

    華為支付接入規(guī)范

    空白頁(yè)拉起收銀臺(tái)。 華為支付設(shè)計(jì)規(guī)范 華為支付是一種方便、安全和快捷的支付方式。 1.場(chǎng)景介紹 華為支付圖標(biāo)通常在收銀臺(tái)等界面展示,如下圖所示: 圖標(biāo)大小 在核心使用場(chǎng)景下的實(shí)際尺寸通常有 48x48
    發(fā)表于 01-23 09:27

    Allegro元件封裝()制作教程

    電子發(fā)燒友網(wǎng)站提供《Allegro元件封裝()制作教程.doc》資料免費(fèi)下載
    發(fā)表于 01-02 14:10 ?2次下載

    PCB的種類和設(shè)計(jì)標(biāo)準(zhǔn)

    在PCB設(shè)計(jì)中,是一個(gè)非常重要的概念,PCB工程師對(duì)它一定不陌生。不過(guò),雖然熟悉,很多工程師對(duì)的知識(shí)卻是一知半解。
    的頭像 發(fā)表于 10-28 09:26 ?1781次閱讀
    PCB<b class='flag-5'>焊</b><b class='flag-5'>盤</b>的種類和設(shè)計(jì)標(biāo)準(zhǔn)