chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado 2022.1的新特性

FPGA技術(shù)驛站 ? 來源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2022-07-03 17:00 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Vivado 2022.1已正式發(fā)布,今天我們就來看看其中的一個(gè)新特性?;?a target="_blank">機(jī)器學(xué)習(xí)的資源評(píng)估對(duì)于Vivado IP Catalog中的IP,在2022.1之前的版本中我們只有在綜合之后才能看到其資源利用率。從資源評(píng)估的角度而言,信息是滯后的。Vivado 2022.1引入了基于機(jī)器學(xué)習(xí)的資源評(píng)估方法,在IP定制結(jié)束即可看到其資源使用情況。使用此功能需要首先勾選如下圖所示選項(xiàng)。

080f549a-e7a6-11ec-ba43-dac502259ad0.png

我們來看一個(gè)例子,打開FFT IP Core,填寫參數(shù),即可在Resources下看到具體的資源利用情況,如下圖所示。

08380138-e7a6-11ec-ba43-dac502259ad0.png

使用此方法,我們可以快速獲取IP的資源利用率,而不必等到對(duì)IP進(jìn)行OOC綜合之后才能知道具體資源使用情況,這對(duì)于設(shè)計(jì)初期的資源評(píng)估很有意義。此外,此功能對(duì)于基于IPI(IP Integrator)的Block Design也是開放的。因此,對(duì)于BD中的IP也可以借助此功能快速獲取資源利用率。

原文標(biāo)題:基于機(jī)器學(xué)習(xí)的資源評(píng)估

文章出處:【微信公眾號(hào):TeacherGaoFPGAHub】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1885

    瀏覽量

    156768
  • 機(jī)器學(xué)習(xí)

    關(guān)注

    67

    文章

    8567

    瀏覽量

    137244
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    860

    瀏覽量

    71418

原文標(biāo)題:基于機(jī)器學(xué)習(xí)的資源評(píng)估

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于Vivado的AD9680 FPGA芯片測試

    在FPGA開發(fā)領(lǐng)域,與高速ADC芯片如AD9680協(xié)同工作是一項(xiàng)充滿挑戰(zhàn)但又極具樂趣的任務(wù)。今天咱們就聊聊基于Vivado平臺(tái),針對(duì)AD9680芯片,實(shí)現(xiàn)1G采樣率且4通道(lane4)的FPGA測試程序,并且是用Verilog語言來完成哦。
    的頭像 發(fā)表于 03-18 11:26 ?2954次閱讀

    Vivado中IP核被鎖定的解決辦法

    當(dāng)使用不同版本的Vivado打開工程時(shí),IP核被鎖定的情況較為常見。不同版本的Vivado對(duì)IP核的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?561次閱讀
    <b class='flag-5'>Vivado</b>中IP核被鎖定的解決辦法

    Vivado時(shí)序約束中invert參數(shù)的作用和應(yīng)用場景

    Vivado的時(shí)序約束中,-invert是用于控制信號(hào)極性的特殊參數(shù),應(yīng)用于時(shí)鐘約束(Clock Constraints)和延遲約束(Delay Constraints)中,用于指定信號(hào)的有效邊沿或邏輯極性。
    的頭像 發(fā)表于 02-09 13:49 ?444次閱讀
    <b class='flag-5'>Vivado</b>時(shí)序約束中invert參數(shù)的作用和應(yīng)用場景

    通過vivado HLS設(shè)計(jì)一個(gè)FIR低通濾波器

    Vivado HLS是一款強(qiáng)大的高層次綜合工具,可將C/C++代碼轉(zhuǎn)換為硬件描述語言(HDL),顯著提升FPGA開發(fā)效率。
    的頭像 發(fā)表于 01-20 16:19 ?552次閱讀
    通過<b class='flag-5'>vivado</b> HLS設(shè)計(jì)一個(gè)FIR低通濾波器

    vivado中常用時(shí)序約束指令介紹

    vivado中,我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
    的頭像 發(fā)表于 01-20 16:15 ?661次閱讀

    AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布

    AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布,新增對(duì) AMD Versal 自適應(yīng) SoC 的設(shè)計(jì)支持,包含新器件支持、QoR 功能及易用性增強(qiáng)。
    的頭像 發(fā)表于 12-09 15:11 ?1369次閱讀

    使用NucleiStudio 2022.1創(chuàng)建工程時(shí)沒有開發(fā)板可選擇

    遇到的坑 第一次使用NucleiStudio 2022.1,想創(chuàng)建一個(gè)hbirdv2的工程,結(jié)果發(fā)現(xiàn)模板選擇界面是空的。 后來看了NucleiStudio 2022.1的使用手冊(cè)才明白,現(xiàn)在
    發(fā)表于 10-27 06:27

    vcs和vivado聯(lián)合仿真

    我們?cè)谧鰠①愓n題的過程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時(shí),有時(shí)需要添加vivado的ip核。但是vivado仿真比較慢,vcs也不能直接對(duì)添加了vivado ip核的soc系統(tǒng)進(jìn)行仿真。在這種情況下
    發(fā)表于 10-24 07:28

    FPGA開發(fā)板vivado綜合、下載程序問題匯總

    在做vivado綜合時(shí)和FPGA下載程序時(shí),我們碰到以下問題,并找出了對(duì)應(yīng)的解決方案。 1.could not open include file”e203_defines.v”問題 在做
    發(fā)表于 10-24 07:12

    AMD Vivado設(shè)計(jì)套件2025.1版本的功能特性

    隨著 AMD Spartan UltraScale+ 系列現(xiàn)已投入量產(chǎn),解鎖其功能集的最快途徑便是采用最新 AMD Vivado 工具版本( 2025.1 或更高版本)和全新操作指南資源。該集
    的頭像 發(fā)表于 09-23 09:15 ?1882次閱讀
    AMD <b class='flag-5'>Vivado</b>設(shè)計(jì)套件2025.1版本的功能<b class='flag-5'>特性</b>

    AMD Vivado ChipScope助力硬件調(diào)試

    許多硬件問題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過程中才會(huì)顯現(xiàn)出來。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程,可在系統(tǒng)運(yùn)行期間最大限度提升對(duì)可編程邏輯的觀測能力,助力設(shè)計(jì)調(diào)試。
    的頭像 發(fā)表于 09-05 17:08 ?1316次閱讀

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1599次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

    Vivado無法選中開發(fā)板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對(duì)開發(fā)板(Evaluation Board)進(jìn)行 FPGA 開發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接選擇開發(fā)板,這樣 Vivado 能夠自動(dòng)配置
    的頭像 發(fā)表于 07-15 10:19 ?1971次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    AMD Vivado Design Suite 2025.1現(xiàn)已推出

    AMD Vivado Design Suite 2025.1 現(xiàn)已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項(xiàng)功能,可顯著提升 Versal SSIT 器件的 FMAX 值,并對(duì)所有系列產(chǎn)品在 IP 集成和功能驗(yàn)證方面的易用性進(jìn)行了改進(jìn)。
    的頭像 發(fā)表于 06-16 15:16 ?1702次閱讀

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1504次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果