chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

通過并行處理和異構(gòu)SoC超越摩爾定律

星星科技指導(dǎo)員 ? 來源:嵌入式計(jì)算設(shè)計(jì) ? 作者:Brandon Lewis ? 2022-07-10 10:24 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

2021 年嵌入式處理器報(bào)告:隨著晶體管擴(kuò)展的可靠每瓦性能增益接近尾聲,未來幾代處理器將如何訪問有效執(zhí)行要求苛刻的工作負(fù)載所需的計(jì)算?我的答案來自異構(gòu) SoC 上的并行處理。

“我們已經(jīng)在 7 nm 上工作了很長(zhǎng)時(shí)間,在那段時(shí)間里,我們不僅看到了摩爾定律的終結(jié),而且還看到了阿姆達(dá)爾定律和丹納德縮放的終結(jié),”硅營(yíng)銷總監(jiān) Manuel Uhm 說在賽靈思?!斑@意味著,如果我們所做的只是采用 FPGA 并將這些晶體管從我們之前的節(jié)點(diǎn)(即 16 納米)縮小到 7 納米,然后收工,許多試圖遷移完全相同的設(shè)計(jì)的客戶可能很可能最終得到的設(shè)計(jì)坦率地說沒有任何性能提升,實(shí)際上可能會(huì)增加功耗。

“很明顯,這是完全錯(cuò)誤的方式?!?/p>

需要明確的是,將硅晶體管縮小到 7 nm 以下并非不可能;5nm 器件已經(jīng)投入生產(chǎn)。這是因?yàn)榈讓咏饘贈(zèng)]有更快地運(yùn)行,并且電流泄漏正在上升。

同時(shí),在另一個(gè)方向上,傳統(tǒng)的多核設(shè)備自身也遇到了擴(kuò)展限制。當(dāng)然,這些并行處理器在歷史上一直是同質(zhì)的,“而現(xiàn)實(shí)情況是,沒有一個(gè)處理器架構(gòu)可以優(yōu)化地完成每項(xiàng)任務(wù),”Uhm 爭(zhēng)辯道?!安皇?FPGA,不是 CPU,不是 GPU?!?/p>

這并不是說并行性在處理現(xiàn)代應(yīng)用程序呈現(xiàn)的復(fù)雜處理任務(wù)方面沒有優(yōu)勢(shì)。事實(shí)上,除了摩爾定律和丹納德定標(biāo)之外,并行計(jì)算可能是我們?cè)诟咝阅苡?jì)算 (HPC) 和其他要求苛刻的用例中的最佳選擇。

是的,我們?nèi)匀恍枰⑿刑幚?。但屬于異類?/p>

異構(gòu)處理:不僅適用于數(shù)據(jù)中心

如前所述,異構(gòu)并行處理技術(shù)的前沿是對(duì)高端應(yīng)用中性能壁壘的回應(yīng)。但這些架構(gòu)在嵌入式計(jì)算環(huán)境中也變得越來越普遍。

VDC Research 高級(jí)分析師 Dan Mandell 指出,雖然“許多異構(gòu)處理架構(gòu)確實(shí)專注于高端應(yīng)用,特別是數(shù)據(jù)中心和 HPC……FPGA SoC 和其他異構(gòu)加速芯片的小型化是最重要的。讓 Microsemi 和 Xilinx 等公司將更多此類設(shè)備帶入智能邊緣基礎(chǔ)設(shè)施,如邊緣/工業(yè)服務(wù)器和物聯(lián)網(wǎng)網(wǎng)關(guān)。”

根據(jù) Mandell 的說法,嵌入式市場(chǎng)中通用異構(gòu)計(jì)算平臺(tái)的一個(gè)關(guān)鍵驅(qū)動(dòng)因素“是當(dāng)今 OEM 和其他廠商對(duì)硬件架構(gòu)的承諾猶豫不決?!?他說,這種猶豫是專用加速芯片快速發(fā)展的產(chǎn)物,以及未來幾年邊緣軟件和人工智能生態(tài)系統(tǒng)將產(chǎn)生的框架和工作負(fù)載的不確定性。

他預(yù)計(jì)所有這些情況都會(huì)“對(duì)未來的半導(dǎo)體采購(gòu)產(chǎn)生重大影響”,以及芯片供應(yīng)商如何處理他們的處理器路線圖。

“當(dāng)今大多數(shù) FPGA SoC 的價(jià)格和功率范圍將迫使供應(yīng)商最初專注于相對(duì)高端、資源豐富的嵌入式和邊緣應(yīng)用,”Mandell 假設(shè)?!叭欢?,正在積極努力使 FPGA SoC ‘尺寸不可知’,最終甚至支持電池供電的連接設(shè)備?!?/p>

因此,隨著異構(gòu)并行處理變得越來越多常見的問題是,嵌入式工程師是否應(yīng)該為系統(tǒng)設(shè)計(jì)的范式轉(zhuǎn)變做好準(zhǔn)備?英偉達(dá)副總裁兼嵌入式與邊緣計(jì)算總經(jīng)理 Deepu Talla 不這么認(rèn)為。

“如果你仔細(xì)想想,嵌入式處理器總是使用加速器,”Talla 說。“即使在 20 年前,也有 Arm CPU,有 DSP,然后在特定硬件中完成視頻編碼/解碼,對(duì)吧?它們?cè)谀撤N意義上是固定功能的,但它們都在并行處理事物。

“你需要這樣做的原因是成本、功率、尺寸,”他繼續(xù)說道。“并行處理器的效率比 CPU 高出幾個(gè)數(shù)量級(jí)。”

Nvidia 的 Xavier SoC 是其 Jetson Xavier 嵌入式平臺(tái)的核心設(shè)備,以及公司將于 2021 年底或 2022 年推出的下一代 Orin 架構(gòu),均配備 GPU、Arm CPU、深度學(xué)習(xí)加速器、視覺加速器、編碼器/解碼器和其他專門的處理模塊(圖 3)。

【圖3 | Nvidia Xavier SoC 配備了基于 Arm 的 Carmel CPU、Volta GPU、深度學(xué)習(xí)和視覺加速器以及其他可以并行處理工作負(fù)載的固定功能計(jì)算模塊。]

然而,隨著高級(jí)異構(gòu) SoC 變得越來越普遍,嵌入式開發(fā)人員可以期待的一個(gè)變化是使用片上網(wǎng)絡(luò) (NoC) 互連,在過去十年中,這種互連從傳統(tǒng)的片上總線(如 AMBA 接口)發(fā)展而來。這提供了“控制如何連接 CPU、GPU、視頻編碼器、深度學(xué)習(xí)加速器、顯示處理器、相機(jī)處理器、安全處理器,所有這些東西,”Talla 說。

NoC 有助于加速和優(yōu)化跨 SoC 的塊到塊的數(shù)據(jù)流,這有助于盡可能高效地執(zhí)行工作負(fù)載。例如,NXP 在其多功能 i.MX SoC 系列中利用了 NoC 和傳統(tǒng)總線架構(gòu)。

“異構(gòu)計(jì)算是我們多年來一直在實(shí)施的東西。NXP Semiconductors, Inc. 邊緣處理業(yè)務(wù)和技術(shù)戰(zhàn)略主管 Gowrishankar Chindalore 博士說,我相信現(xiàn)在是我們真正開始達(dá)到最佳使用點(diǎn)的地方。機(jī)器學(xué)習(xí),因?yàn)槲覀兘裉焓褂玫氖?CPU、GPU、DSP 和神經(jīng)處理單元 (NPU)。

“但優(yōu)化的一部分,不僅僅是計(jì)算元素。系統(tǒng)周圍的一切都需要發(fā)生,”他繼續(xù)說道。“因此,除了異構(gòu)計(jì)算之外,我們專注于提高效率的地方,正在關(guān)注芯片分割流水線、視頻流水線、圖形流水線中整個(gè)流程的浪費(fèi)。

“因?yàn)槲覀冏龅迷蕉?,我們?cè)谛阅芊矫娅@得的效率就越高,顯然,用于執(zhí)行相同功能的能量就越少,”他補(bǔ)充道。

(編者按:閱讀《異構(gòu)多核實(shí)現(xiàn)十倍嵌入式內(nèi)存性能的三種方法》)

走向異質(zhì)世界

Mandell引用 VDC Research 的 2020 年物聯(lián)網(wǎng)、嵌入式和移動(dòng)處理器技術(shù)報(bào)告,預(yù)計(jì)嵌入式 SoC 的全球市場(chǎng)將“在未來幾年繼續(xù)超過 MPU、MCU、GPU 等分立半導(dǎo)體的商業(yè)市場(chǎng)”,因?yàn)?OEM 看起來整合計(jì)算資源和多芯片實(shí)現(xiàn)。他說,從長(zhǎng)遠(yuǎn)來看,對(duì)工作負(fù)載加速和處理器優(yōu)化的需求只會(huì)“推動(dòng)進(jìn)一步增長(zhǎng)”。

與此同時(shí),我們衡量性能和功耗的方式將不得不改變。正如 The Linley Group 的高級(jí)分析師 Mike Demler 在其公司的《深度學(xué)習(xí)處理器指南》中所說,即使是像 TOPS/W 這樣的以 AI 為中心的新基準(zhǔn)測(cè)試也“具有誤導(dǎo)性,因?yàn)檎嬲?AI 工作負(fù)載從未達(dá)到接近 100% 的利用率?!?/p>

他說,我們將不得不用“一個(gè)真實(shí)的工作負(fù)載,比如 Bert NLP 模型,而不是一個(gè)基于理論的、基于架構(gòu)的規(guī)范”來衡量諸如電源效率之類的東西。

但是,孤立地測(cè)量處理器復(fù)合體是否有意義?它真的很重要嗎?一如既往,重點(diǎn)將放在它在您的系統(tǒng)環(huán)境中提供的內(nèi)容上。

“在使用每個(gè)流程節(jié)點(diǎn)之前,就像‘哦,太好了。我得到兩倍的性能,一半的功耗!‘”Uhm 說?!澳切┤兆右呀?jīng)一去不復(fù)返了。那些日子對(duì)每個(gè)人來說都已經(jīng)一去不復(fù)返了。在 7 nm 時(shí),這些晶體管現(xiàn)在開始泄漏。你只會(huì)遇到其他類型的問題在許多情況下,我們認(rèn)為這是無法克服的。

“因此,在意識(shí)到這一點(diǎn)后,我們現(xiàn)在正在研究系統(tǒng)級(jí)問題,”他繼續(xù)說道,“我們將所有這些東西放在一起,了解所有這些權(quán)衡,并確保我們能夠涵蓋以允許滿足性能和功率預(yù)算的方式進(jìn)行盡可能多的處理。再說一次,這些不再是容易的事情了。我們意識(shí)到我們將能夠提供更高的性能或降低功耗,在某些情況下它是非此即彼的。你會(huì)得到兩者并不總是給定的。

“再說一次,沒有任何處理器是最適合所有事情的。您不能總是提高性能并降低功耗,”Uhm 繼續(xù)說道?!暗珜W⒂谶@種新架構(gòu),一種異構(gòu)處理器,基本上可以讓他們做到這一點(diǎn)。”

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20081

    瀏覽量

    243612
  • 晶體管
    +關(guān)注

    關(guān)注

    78

    文章

    10101

    瀏覽量

    145074
  • AI
    AI
    +關(guān)注

    關(guān)注

    88

    文章

    37181

    瀏覽量

    291496
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【2025九峰山論壇】破局摩爾定律:異質(zhì)異構(gòu)集成如何撬動(dòng)新賽道?

    在半導(dǎo)體產(chǎn)業(yè)不斷演進(jìn)的歷程中,異質(zhì)異構(gòu)集成技術(shù)正逐漸成為推動(dòng)行業(yè)突破現(xiàn)有瓶頸、邁向全新發(fā)展階段的關(guān)鍵力量。在這樣的產(chǎn)業(yè)變革背景下,九峰山論壇暨化合物半導(dǎo)體產(chǎn)業(yè)博覽會(huì)于武漢光谷盛大召開,吸引了來自美國(guó)
    的頭像 發(fā)表于 09-30 15:58 ?1066次閱讀
    【2025九峰山論壇】破局<b class='flag-5'>摩爾定律</b>:異質(zhì)<b class='flag-5'>異構(gòu)</b>集成如何撬動(dòng)新賽道?

    AI狂飆, FPGA會(huì)掉隊(duì)嗎? (上)

    摩爾定律說,集成電路上的晶體管數(shù)量大約每?jī)赡攴环?。隨著晶體管尺寸接近物理極限,摩爾定律的原始含義已不再適用,但計(jì)算能力的提升并沒有停止。英偉達(dá)的SOC在過去幾年的發(fā)展中,AI算力大致為每?jī)赡攴环?/div>
    的頭像 發(fā)表于 08-07 09:03 ?819次閱讀
    AI狂飆, FPGA會(huì)掉隊(duì)嗎? (上)

    基于板級(jí)封裝的異構(gòu)集成詳解

    基于板級(jí)封裝的異構(gòu)集成作為彌合微電子與應(yīng)用差距的關(guān)鍵方法,結(jié)合“延續(xù)摩爾”與“超越摩爾”理念,通過SiP技術(shù)集成多材料(如Si、GaN、光子
    的頭像 發(fā)表于 07-18 11:43 ?1974次閱讀
    基于板級(jí)封裝的<b class='flag-5'>異構(gòu)</b>集成詳解

    晶心科技:摩爾定律放緩,RISC-V在高性能計(jì)算的重要性突顯

    運(yùn)算還是快速高頻處理計(jì)算數(shù)據(jù),或是超級(jí)電腦,只要設(shè)計(jì)或計(jì)算系統(tǒng)符合三項(xiàng)之一即可稱之為HPC。 摩爾定律走過數(shù)十年,從1970年代開始,世界領(lǐng)導(dǎo)廠商建立晶圓廠、提供制程工藝,在28nm之前取得非常大的成功。然而28nm之后摩爾定律
    的頭像 發(fā)表于 07-18 11:13 ?3868次閱讀
    晶心科技:<b class='flag-5'>摩爾定律</b>放緩,RISC-V在高性能計(jì)算的重要性突顯

    電力電子中的“摩爾定律”(2)

    04平面磁集成技術(shù)的發(fā)展在此基礎(chǔ)上,平面磁集成技術(shù)開始廣泛應(yīng)用于高功率密度場(chǎng)景,通過將變壓器的繞組(winding)設(shè)計(jì)在pcb電路板上從而代替利茲線,從而極大降低了變壓器的高度。然而pcb的銅帶厚度并不大,一般不會(huì)超過4oz(140μm),因此想要通過pcb傳輸大電流會(huì)
    的頭像 發(fā)表于 05-17 08:33 ?426次閱讀
    電力電子中的“<b class='flag-5'>摩爾定律</b>”(2)

    跨越摩爾定律,新思科技掩膜方案憑何改寫3nm以下芯片游戲規(guī)則

    。 然而,隨著摩爾定律逼近物理極限,傳統(tǒng)掩模設(shè)計(jì)方法面臨巨大挑戰(zhàn),以2nm制程為例,掩膜版上的每個(gè)圖形特征尺寸僅為頭發(fā)絲直徑的五萬分之一,任何微小誤差都可能導(dǎo)致芯片失效。對(duì)此,新思科技(Synopsys)推出制造解決方案,尤其是
    的頭像 發(fā)表于 05-16 09:36 ?5268次閱讀
    跨越<b class='flag-5'>摩爾定律</b>,新思科技掩膜方案憑何改寫3nm以下芯片游戲規(guī)則

    電力電子中的“摩爾定律”(1)

    本文是第二屆電力電子科普征文大賽的獲獎(jiǎng)作品,來自上??萍即髮W(xué)劉賾源的投稿。著名的摩爾定律中指出,集成電路每過一定時(shí)間就會(huì)性能翻倍,成本減半。那么電力電子當(dāng)中是否也存在著摩爾定律呢?1965年,英特爾
    的頭像 發(fā)表于 05-10 08:32 ?515次閱讀
    電力電子中的“<b class='flag-5'>摩爾定律</b>”(1)

    瑞沃微先進(jìn)封裝:突破摩爾定律枷鎖,助力半導(dǎo)體新飛躍

    在半導(dǎo)體行業(yè)的發(fā)展歷程中,技術(shù)創(chuàng)新始終是推動(dòng)行業(yè)前進(jìn)的核心動(dòng)力。深圳瑞沃微半導(dǎo)體憑借其先進(jìn)封裝技術(shù),用強(qiáng)大的實(shí)力和創(chuàng)新理念,立志將半導(dǎo)體行業(yè)邁向新的高度。 回溯半導(dǎo)體行業(yè)的發(fā)展軌跡,摩爾定律無疑是一個(gè)重要的里程碑
    的頭像 發(fā)表于 03-17 11:33 ?615次閱讀
    瑞沃微先進(jìn)封裝:突破<b class='flag-5'>摩爾定律</b>枷鎖,助力半導(dǎo)體新飛躍

    混合鍵合中的銅連接:或成摩爾定律救星

    將兩塊或多塊芯片疊放在同一個(gè)封裝中。這使芯片制造商能夠增加處理器和內(nèi)存中的晶體管數(shù)量,雖然晶體管的縮小速度已普遍放緩,但這曾推動(dòng)摩爾定律發(fā)展。2024年5月,在美國(guó)丹佛舉行的IEEE電子器件與技術(shù)大會(huì)(ECTC)上,來自世界各地
    的頭像 發(fā)表于 02-09 09:21 ?910次閱讀
    混合鍵合中的銅連接:或成<b class='flag-5'>摩爾定律</b>救星

    石墨烯互連技術(shù):延續(xù)摩爾定律的新希望

    半導(dǎo)體行業(yè)長(zhǎng)期秉持的摩爾定律(該定律規(guī)定芯片上的晶體管密度大約每?jī)赡陸?yīng)翻一番)越來越難以維持。縮小晶體管及其間互連的能力正遭遇一些基本的物理限制。特別是,當(dāng)銅互連按比例縮小時(shí),其電阻率急劇上升,這會(huì)
    的頭像 發(fā)表于 01-09 11:34 ?787次閱讀

    摩爾定律是什么 影響了我們哪些方面

    摩爾定律是由英特爾公司創(chuàng)始人戈登·摩爾提出的,它揭示了集成電路上可容納的晶體管數(shù)量大約每18-24個(gè)月增加一倍的趨勢(shì)。該定律不僅推動(dòng)了計(jì)算機(jī)硬件的快速發(fā)展,也對(duì)多個(gè)領(lǐng)域產(chǎn)生了深遠(yuǎn)影響。
    的頭像 發(fā)表于 01-07 18:31 ?2532次閱讀

    “芯合”異構(gòu)混合并行訓(xùn)練系統(tǒng)1.0發(fā)布

    ITD(Inhomogeneous Task Distribution)算法的3D并行策略。該策略利用通用混合訓(xùn)練框架,實(shí)現(xiàn)了異構(gòu)數(shù)據(jù)并行異構(gòu)流水線
    的頭像 發(fā)表于 12-13 15:46 ?819次閱讀

    摩爾定律時(shí)代,提升集成芯片系統(tǒng)化能力的有效途徑有哪些?

    電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)當(dāng)前,終端市場(chǎng)需求呈現(xiàn)多元化、智能化的發(fā)展趨勢(shì),芯片制造則已經(jīng)進(jìn)入后摩爾定律時(shí)代,這就導(dǎo)致先進(jìn)的工藝制程雖仍然是芯片性能提升的重要手段,但效果已經(jīng)不如從前,先進(jìn)封裝
    的頭像 發(fā)表于 12-03 00:13 ?3474次閱讀

    異構(gòu)集成封裝類型詳解

    隨著摩爾定律的放緩,半導(dǎo)體行業(yè)越來越多地采用芯片設(shè)計(jì)和異構(gòu)集成封裝來繼續(xù)推動(dòng)性能的提高。這種方法是將大型硅芯片分割成多個(gè)較小的芯片,分別進(jìn)行設(shè)計(jì)、制造和優(yōu)化,然后再集成到單個(gè)封裝中。
    的頭像 發(fā)表于 11-05 11:00 ?1949次閱讀
    <b class='flag-5'>異構(gòu)</b>集成封裝類型詳解