chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于EDA仿真驗(yàn)證進(jìn)行IGBT芯片研發(fā)的方法使用

旺材芯片 ? 來源:研究與設(shè)計 ? 作者:田新儒 ? 2022-07-10 15:00 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

引言


IGBT是綜合MOS管和雙極型晶體管優(yōu)勢特征的一種半導(dǎo)體復(fù)合器件,作為功率半導(dǎo)體分離器件的代表,廣泛應(yīng)用于新能源汽車、消費(fèi)電子、工業(yè)控制領(lǐng)域,所涉及領(lǐng)域幾乎涵蓋社會的各個方面,市場需求增長空間巨大。近幾年中國IGBT產(chǎn)業(yè)在國家政策推動及市場牽引下得到迅速發(fā)展,但技術(shù)方面與國際大廠仍有較大差距,國際大廠中以英飛凌為代表,技術(shù)已發(fā)展到微溝槽性IGBT,并達(dá)到量產(chǎn)水平。

從1980年至今,IGBT經(jīng)歷了六代技術(shù)的發(fā)展演變,過程如圖1所示,分別是第一代平面穿通型(P.PT),第二代改進(jìn)的平面穿通型(P.PT),第三代平面非穿通型(P.NPT),第四代溝槽非穿通型(Trench.NPT),第五代平面柵軟穿通型(P.SPT)和第六代溝槽柵電場-截止型(FS-Trench)。主要是圍繞以下3種核心技術(shù)及與其同步的載流子濃度分布優(yōu)化技術(shù)發(fā)展:(1)體結(jié)構(gòu)(又稱襯底):PT(穿通)→NPT(非穿通)→FS/SPT/LPT(軟穿通)。(2)柵結(jié)構(gòu):平面柵→溝槽柵。(3)集電極區(qū)結(jié)構(gòu):透明集電極→內(nèi)透明集電極結(jié)構(gòu)。

pYYBAGLKeTyAFA5gAACDzXuqz-E640.jpg

IBGT芯片在結(jié)構(gòu)上是由數(shù)萬個元胞(Cell)重復(fù)組成,工藝上采用大規(guī)模集成電路技術(shù)和功率器件技術(shù)制造而成。每個元胞(Cell)結(jié)構(gòu)如圖2所示,可將其分為正面MOS結(jié)構(gòu)、體結(jié)構(gòu)和背面集電極區(qū)的結(jié)構(gòu)三部分。

pYYBAGLKeYiAVjeZAAA7RMegsWQ030.jpg

1 體結(jié)構(gòu)的發(fā)展

IGBT 的體結(jié)構(gòu)設(shè)計技術(shù)發(fā)展經(jīng)歷從穿通(PT)-非穿通(NTP)-軟穿通(SPT)的歷程。

(1)穿通結(jié)構(gòu)(Punch Through,PT)特點(diǎn)。隨著外延技術(shù)的發(fā)展,引入N型緩沖區(qū)形成穿通結(jié)構(gòu),降低了背部空穴注入效率,實(shí)現(xiàn)了批量應(yīng)用,但限制了高壓IGBT的發(fā)展,最高電壓1 700V。

(2)非穿通結(jié)構(gòu)(Non Punch Through ,NPT)特點(diǎn)。隨著區(qū)熔薄晶圓技術(shù)發(fā)展,基于N型襯底的非穿通結(jié)構(gòu)IGBT推動了電壓等級的不斷提升,并通過空穴注入效率控制技術(shù)使IGBT具有正溫度系數(shù),能夠較快地實(shí)現(xiàn)并聯(lián)應(yīng)用、高短路能力,提高應(yīng)用功率等級,并且不需要外延工藝從而降低成本。NPT技術(shù)缺點(diǎn)為器件漂移區(qū)較長,電場呈三角形分布,硅片較厚,靜態(tài)和動態(tài)損耗較大。

(3)軟穿通結(jié)構(gòu)(Soft Punch Throughput,SPT)特點(diǎn)。NPT結(jié)構(gòu)隨著電壓等級的不斷提高,芯片襯底厚度也隨之增加,導(dǎo)致通態(tài)壓降增大,靜態(tài)和動態(tài)損耗較大。為了優(yōu)化通態(tài)壓降與耐壓的關(guān)系,局部穿通結(jié)構(gòu)(又稱為軟穿通)應(yīng)運(yùn)而生,ABB稱之為軟穿通(Soft Punch Throng,SPT);英飛凌稱之為電場截止(Field Stop,F(xiàn)S);三菱稱之為弱穿通(Light Punch Through,LPT)等多種不同名稱。在相同的耐壓能力下,軟穿通結(jié)構(gòu)(SPT)比非穿通結(jié)構(gòu)(NPT)的芯片厚度降低30%,芯片尺寸大幅度減小,動靜態(tài)性能可擴(kuò)至30%以上。同時仍保持非穿通結(jié)構(gòu)(NPT)的正溫度系數(shù)的特點(diǎn)。 近年來出現(xiàn)的各種增強(qiáng)型技術(shù)及超薄片技術(shù)都是基于軟穿通的結(jié)構(gòu)。

2 正面MOS結(jié)構(gòu)的發(fā)展

IGBT的正面MOS結(jié)構(gòu)包括柵極和發(fā)射區(qū),其中柵的結(jié)構(gòu)從平面柵(Planar)發(fā)展為溝槽柵(Trench)。

(1)平面柵。平面柵有較好的柵氧化層質(zhì)量,柵電容較小,不會在柵極下方造成電場集中而影響耐壓,經(jīng)過優(yōu)化也可改善器件工作特性,如降低開關(guān)損耗等,在高壓IGBT(3300V及以下電壓等級)中被普遍采用。

(2)溝槽柵。溝槽柵結(jié)構(gòu)將多晶硅柵從橫向變?yōu)榭v向,有效提高元胞(Cell)密度,有利于降低功耗,同時載流子分布更理想,溝道電流大,被廣泛應(yīng)用于中、低(1700V及以下)電壓等級的IGBT器件中。溝槽柵的缺點(diǎn)是相對于平面柵結(jié)構(gòu)工藝較復(fù)雜、成品率與可靠性降低,柵電容比平面柵結(jié)構(gòu)大,目前先進(jìn)的增強(qiáng)型技術(shù)通過優(yōu)化正面MOS結(jié)構(gòu),靠近發(fā)射極一端的電子注入效率,從而優(yōu)化導(dǎo)通壓降與關(guān)斷損耗的折中關(guān)系。

技術(shù)發(fā)展具有階段性,每種產(chǎn)品都存在多種技術(shù)共同使用的情況。IGBT產(chǎn)品從1980年代初期的非穿通平面柵結(jié)構(gòu)(NPT Planar)發(fā)展到現(xiàn)在的主流的場溝道截止結(jié)構(gòu)(Field Stop Trench),發(fā)展趨勢無疑是朝著芯片更薄、更小,性能更優(yōu)越的方向前進(jìn)。通過在Infineon(IR)官網(wǎng)進(jìn)行選型及對產(chǎn)品資料查找,查找到由IR公司制造的IGBT產(chǎn)品結(jié)構(gòu)及每代產(chǎn)品的特點(diǎn)。經(jīng)過對已生產(chǎn)的包含上述技術(shù)的IGBT產(chǎn)品進(jìn)行詳細(xì)工藝分析,以Infineon(IR)的歷代產(chǎn)品為例得到一些數(shù)據(jù)。

經(jīng)過對4款產(chǎn)品的基本分析,整理出以下信息。由于柵節(jié)距(Gate Pitch)在IGBT器件中可作為元胞節(jié)距(Cell Pitch),在表1中以元胞節(jié)距(CellPitch)進(jìn)行統(tǒng)計。分析得出:

(1)IR公司結(jié)合自有的生產(chǎn)工藝及國際通用IGBT技術(shù)定義產(chǎn)品代,并基本處于技術(shù)領(lǐng)先的位置。

(2)在不同代產(chǎn)品中的相關(guān)技術(shù)保持工藝一致,如平面柵結(jié)構(gòu)中的多晶硅厚度為1μm左右,溝槽柵結(jié)構(gòu)中的溝槽深度為5.5μm左右。將以上Infineon(IR)第四代到第七代產(chǎn)品的實(shí)驗(yàn)數(shù)據(jù)與其發(fā)布的技術(shù)發(fā)展示意圖結(jié)合,整理出如圖3所示產(chǎn)品技術(shù)發(fā)展的參考示意圖。

pYYBAGLKeaqAIW-EAACvMNiFEOw547.jpg

poYBAGLKebKAX7SUAACaFtyLHqY907.jpg

3 IGBT的分析方法

對于IGBT的分析,形成的分析方法主要包含4個步驟:

(1)查找相應(yīng)的理論支撐;(2)選取適合的樣品;(3)使用平面及縱向分析進(jìn)行實(shí)驗(yàn);(4)實(shí)驗(yàn)數(shù)據(jù)與理論支撐比對分析。使用平面及縱向分析進(jìn)行實(shí)驗(yàn)。對樣品進(jìn)行平面及縱向分析是集成電路中常用的實(shí)驗(yàn)方式,本文提到的分析方法中,選取適合產(chǎn)品及技術(shù)的實(shí)驗(yàn)方案是進(jìn)行實(shí)驗(yàn)這個步驟的重要前提,只有實(shí)驗(yàn)方案正確,才能夠獲取真實(shí)的數(shù)據(jù)并與理論支持比對,得到合理的判斷。

IGBT主要平面分析方法:使用反應(yīng)離子刻蝕機(jī)去除IGBT產(chǎn)品中的鈍化層或介質(zhì)層,配合使用研磨機(jī)去除IGBT產(chǎn)品中的金屬層,可以進(jìn)行平面逐層分析。使用光學(xué)顯微鏡和掃描電子顯微鏡觀測去除不同層次前后的產(chǎn)品。觀測內(nèi)容涉及芯片形貌特征、元胞尺寸測量等。

IGBT主要縱向分析方法:IGBT縱向分析主要包括基本縱向分析以及縱向染色分析,主要使用到研磨機(jī)進(jìn)行樣品制備。經(jīng)過樣品制備后,需要使用掃描電鏡觀測縱向形貌、層次結(jié)構(gòu)、尺寸測量以及各層成分的分析。縱向染色分析需要使用光學(xué)顯微鏡配合掃描電子顯微鏡,觀測染結(jié)的結(jié)構(gòu)、形貌尺寸等。在項(xiàng)目過程中,一般會同時使用以上兩種分析方法。

4 結(jié)語

基于EDA仿真驗(yàn)證進(jìn)行芯片研發(fā)的方法在業(yè)內(nèi)已廣泛使用,與集成電路芯片不同,分立器件的研發(fā)由于種類繁多,工藝差異明顯、仿真工具有限等,無法使用通用的此類方法,而是需要針對器件或工藝制定具體方法并實(shí)施項(xiàng)目。



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • IGBT
    +關(guān)注

    關(guān)注

    1288

    文章

    4307

    瀏覽量

    261651
  • eda
    eda
    +關(guān)注

    關(guān)注

    72

    文章

    3096

    瀏覽量

    182056
  • MOS
    MOS
    +關(guān)注

    關(guān)注

    32

    文章

    1724

    瀏覽量

    100246

原文標(biāo)題:IGBT器件結(jié)構(gòu)及其分析

文章出處:【微信號:wc_ysj,微信公眾號:旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    【「芯片設(shè)計基石——EDA產(chǎn)業(yè)全景與未來展望」閱讀體驗(yàn)】跟著本書來看EDA的奧秘和EDA發(fā)展

    第一章介紹了EDA的基礎(chǔ)知識 EDA作為芯片之鑰匙,EDA芯片之母,是芯片行業(yè)最最重要的核心技術(shù)
    發(fā)表于 01-21 22:26

    【「芯片設(shè)計基石——EDA產(chǎn)業(yè)全景與未來展望」閱讀體驗(yàn)】--中國EDA的發(fā)展

    ,半導(dǎo)體產(chǎn)業(yè)鏈蓬勃興起,上下游企業(yè)緊密協(xié)作,從材料研發(fā)芯片制造,再到產(chǎn)品應(yīng)用,形成完整閉環(huán),為EDA工具提供了廣闊的施展空間。芯片性能、功耗、尺寸等方面的嚴(yán)苛要求,讓
    發(fā)表于 01-20 23:22

    【「芯片設(shè)計基石——EDA產(chǎn)業(yè)全景與未來展望」閱讀體驗(yàn)】+ 芯片“卡脖子”引發(fā)對EDA的重視

    設(shè)計師與芯片制造的橋梁,在現(xiàn)代芯片設(shè)計的整個過程中都發(fā)揮著至關(guān)重要的作用,是實(shí)現(xiàn)高性能、低功耗、高可靠性設(shè)計的重要保障。1.EDA以強(qiáng)大的自動化能力,顯著縮短設(shè)計周期,提升芯片設(shè)計效率
    發(fā)表于 01-20 20:09

    【「芯片設(shè)計基石——EDA產(chǎn)業(yè)全景與未來展望」閱讀體驗(yàn)】--EDA了解與發(fā)展概況

    本篇對EDA進(jìn)行專業(yè)了解及其發(fā)展概況一.了解EDA EDA(Electronic Design Automation,電子設(shè)計自動化),它不是一種工具或一種軟件的集合,而是一整套復(fù)雜的
    發(fā)表于 01-19 21:45

    70%營收砸向研發(fā)!這家EDA企業(yè)破局高密度存儲EDA、數(shù)字EDA

    電子發(fā)燒友網(wǎng)綜合報道,近年來,隨著全球半導(dǎo)體產(chǎn)業(yè)鏈重構(gòu)與國產(chǎn)替代需求激增,中國EDA產(chǎn)業(yè)迎來關(guān)鍵發(fā)展窗口期。作為國內(nèi)EDA龍頭企業(yè),華大九天正通過戰(zhàn)略合作、資本并購與自主研發(fā)三輪驅(qū)動,加速補(bǔ)齊技術(shù)
    的頭像 發(fā)表于 12-21 07:51 ?1.1w次閱讀

    思爾芯榮登“國產(chǎn)EDA工具口碑榜”,以“芯神瞳”原型驗(yàn)證解決方案賦能芯片創(chuàng)新

    工具在大規(guī)模芯片驗(yàn)證領(lǐng)域應(yīng)用的生動體現(xiàn)。芯神瞳三大核心優(yōu)勢構(gòu)筑完整驗(yàn)證方案:配備完整工具鏈,極大提升驗(yàn)證效率配備全自動原型編譯軟件、協(xié)同仿真
    的頭像 發(fā)表于 12-10 17:06 ?2552次閱讀
    思爾芯榮登“國產(chǎn)<b class='flag-5'>EDA</b>工具口碑榜”,以“芯神瞳”原型<b class='flag-5'>驗(yàn)證</b>解決方案賦能<b class='flag-5'>芯片</b>創(chuàng)新

    Wisim DC電源完整性EDA物理驗(yàn)證仿真工具介紹

    Wisim DC是一款高效、高性能的平臺級電源完整性EDA物理驗(yàn)證仿真工具??煽焖僭\斷IC封裝和系統(tǒng)級板圖內(nèi)的設(shè)計缺陷和電源管理風(fēng)險,通過定位板圖中的“熱點(diǎn)”,自動優(yōu)化VRM感應(yīng)線位置,使系統(tǒng)PDN達(dá)到最優(yōu)設(shè)計。
    的頭像 發(fā)表于 09-26 15:57 ?559次閱讀
    Wisim DC電源完整性<b class='flag-5'>EDA</b>物理<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>仿真</b>工具介紹

    華大九天物理驗(yàn)證EDA工具Empyrean Argus助力芯片設(shè)計

    芯片設(shè)計的流片之路充滿挑戰(zhàn),物理驗(yàn)證EDA工具無疑是這“最后一公里”關(guān)鍵且不可或缺的利器。它通過設(shè)計規(guī)則檢查、版圖與原理圖一致性驗(yàn)證等關(guān)鍵流程,為IC設(shè)計契合制造需求提供堅實(shí)保障。作
    的頭像 發(fā)表于 07-03 11:30 ?3315次閱讀
    華大九天物理<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>EDA</b>工具Empyrean Argus助力<b class='flag-5'>芯片</b>設(shè)計

    EDA是什么,有哪些方面

    仿真、時序分析等工具驗(yàn)證設(shè)計正確性,避免實(shí)際制造中的錯誤]。 邏輯綜合與優(yōu)化:將高層次設(shè)計轉(zhuǎn)換為門級網(wǎng)表,進(jìn)行邏輯優(yōu)化、功耗分析和時序約束處理,提升設(shè)計性能。 物理設(shè)計:包括布局布線、版圖設(shè)計、設(shè)計規(guī)則
    發(fā)表于 06-23 07:59

    芯華章攜手EDA國創(chuàng)中心推出數(shù)字芯片驗(yàn)證大模型ChatDV

    面向國家在集成電路EDA領(lǐng)域的重大需求,芯華章攜手全國首家集成電路設(shè)計領(lǐng)域國家級創(chuàng)新中心——EDA國創(chuàng)中心,針對日益突出的芯片設(shè)計驗(yàn)證痛點(diǎn),強(qiáng)強(qiáng)聯(lián)手,共同推出具有完全自主知識產(chǎn)權(quán)的基于
    的頭像 發(fā)表于 06-06 16:22 ?1637次閱讀

    FPGA EDA軟件的位流驗(yàn)證

    位流驗(yàn)證,對于芯片研發(fā)是一個非常重要的測試手段,對于純軟件開發(fā)人員,最難理解的就是位流驗(yàn)證。在FPGA芯片
    的頭像 發(fā)表于 04-25 09:42 ?2292次閱讀
    FPGA <b class='flag-5'>EDA</b>軟件的位流<b class='flag-5'>驗(yàn)證</b>

    芯華章以AI+EDA重塑芯片驗(yàn)證效率

    近日,作為國內(nèi)領(lǐng)先的系統(tǒng)級驗(yàn)證EDA解決方案提供商,芯華章分別攜手飛騰信息技術(shù)、中興微電子在IC設(shè)計驗(yàn)證領(lǐng)域最具影響力的會議DVCon China進(jìn)行聯(lián)合演講,針對各個場景下
    的頭像 發(fā)表于 04-18 14:07 ?1571次閱讀
    芯華章以AI+<b class='flag-5'>EDA</b>重塑<b class='flag-5'>芯片</b><b class='flag-5'>驗(yàn)證</b>效率

    【「芯片通識課:一本書讀懂芯片技術(shù)」閱讀體驗(yàn)】芯片如何設(shè)計

    芯片設(shè)計的工作內(nèi)容主要包括規(guī)劃電路功能、編寫軟件代碼、設(shè)計電路圖、進(jìn)行芯片上電路的布局和布線,以及進(jìn)行整個芯片設(shè)計的檢查和
    發(fā)表于 03-29 20:57

    IC驗(yàn)證云平臺優(yōu)勢明顯,這家本土EDA公司如何御風(fēng)先行?

    部署方式為降低成本提供了有效途徑;產(chǎn)業(yè)協(xié)作方面,云平臺打破地域限制,極大促進(jìn)了 EDA 生態(tài)的協(xié)同發(fā)展。 隨著半導(dǎo)體制造工藝不斷精進(jìn),驗(yàn)證已成為 IC 設(shè)計的瓶頸,而 IC 驗(yàn)證云平臺成為關(guān)鍵突破口。為助力 IC 設(shè)計工程師加速
    的頭像 發(fā)表于 03-10 08:44 ?2677次閱讀
    IC<b class='flag-5'>驗(yàn)證</b>云平臺優(yōu)勢明顯,這家本土<b class='flag-5'>EDA</b>公司如何御風(fēng)先行?

    EDA2俠客島難題挑戰(zhàn)·2025已正式開啟

    仿真提供了更好的解決方案。 賽題6:DFTEXP工具和RISC-V的高質(zhì)量DFT的設(shè)計和驗(yàn)證 價值闡述: 芯片制造工序非常繁雜,要經(jīng)歷摻雜,氧化,光刻、刻蝕等數(shù)十上百道工藝程序,涉及化學(xué)
    發(fā)表于 03-05 21:30