chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado Synthesis的各種流程

FPGA技術(shù)驛站 ? 來(lái)源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2022-07-15 11:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

全局綜合(Global Synthesis)

全局綜合意味著整個(gè)設(shè)計(jì)在一個(gè)Synthesis Design Run流程中完成,這樣會(huì)帶來(lái)幾個(gè)好處。一是使得綜合工具能夠最大化地進(jìn)行設(shè)計(jì)優(yōu)化,尤其是層次間的優(yōu)化(這些優(yōu)化是其他綜合流程不能實(shí)現(xiàn)的)。二是對(duì)于綜合后的設(shè)計(jì)分析帶來(lái)了很大的便利。當(dāng)然,其不足之處也是很明顯的,那就是編譯時(shí)間會(huì)很長(zhǎng)。但這一不足之處可以借助增量綜合得以緩解。需要注意的是因?yàn)槭侨志C合,所以XDC中描述的約束是以頂層為基準(zhǔn)進(jìn)行索引的。

IPI綜合(Block Design Synthesis)

Vivado IPI (IP Integrator)提供了直觀的模塊化的設(shè)計(jì)方法。用戶(hù)可以將Vivado IP Catalog中的IP、用戶(hù)自己的RTL代碼、或者用戶(hù)已有的BD文件添加到IP Integrator中構(gòu)成Block Design,設(shè)計(jì)更復(fù)雜的系統(tǒng),如下圖所示。

a0972958-03ef-11ed-ba43-dac502259ad0.png

IPI使得用戶(hù)可以方便地將特定功能打包放入設(shè)計(jì)中,這樣用戶(hù)可以將焦點(diǎn)放在整個(gè)系統(tǒng)上,而非系統(tǒng)的某個(gè)部分。對(duì)于Block Design,Vivado提供了如下圖所示的三種綜合方式。其中Global為全局綜合方式,其余兩種均為OOC(Out-of-Context)綜合方式,只是OOC的粒度不同而已。OOC可以有效縮短編譯時(shí)間。

a0ad044e-03ef-11ed-ba43-dac502259ad0.png

OOC綜合方式

OOC綜合方式可以使用戶(hù)單獨(dú)對(duì)設(shè)計(jì)的某個(gè)層次進(jìn)行綜合,然后再對(duì)整個(gè)設(shè)計(jì)進(jìn)行綜合,此時(shí),OOC綜合的對(duì)象會(huì)被當(dāng)作黑盒子對(duì)待。通常,對(duì)于Xilinx的IP,我們建議采用OOC綜合方式。OOC可以縮短后續(xù)整個(gè)設(shè)計(jì)綜合所需時(shí)間,同時(shí),若設(shè)計(jì)發(fā)生改變,而OOC綜合對(duì)象沒(méi)有改變,那么整個(gè)設(shè)計(jì)的綜合就不需要再對(duì)OOC對(duì)象進(jìn)行綜合。一旦采用OOC綜合方式,在Design Runs窗口中就會(huì)看到相應(yīng)的OOC Module Runs,如下圖所示。

a0bbbbc4-03ef-11ed-ba43-dac502259ad0.png

增量綜合(Incremental Synthesis)

增量綜合可以使綜合工具復(fù)用之前已有的綜合結(jié)果,從而縮短編譯時(shí)間。但增量綜合是有前提條件的,即設(shè)計(jì)可以形成至少4個(gè)分割(Partitions),而每個(gè)分割至少包含25000個(gè)模塊。這里的“模塊”既包含設(shè)計(jì)層次也包含RTL原語(yǔ)。Vivado提供了四種增量綜合模式,如下圖所示。其中off表明關(guān)閉增量綜合,quick模式不會(huì)進(jìn)行邊界優(yōu)化。default模式會(huì)執(zhí)行大部分邏輯優(yōu)化包括邊界優(yōu)化,相對(duì)于非增量模式,能顯著縮短編譯時(shí)間。aggressive模式會(huì)執(zhí)行所有的邏輯優(yōu)化,編譯時(shí)間縮短程度最為明顯。對(duì)于低性能設(shè)計(jì)需求,可以使用quick模式,而對(duì)于高性能設(shè)計(jì)需求,建議采用其余三種模式。

a0d724b8-03ef-11ed-ba43-dac502259ad0.png

模塊化綜合(Block-level Synthesis)

本身Vivado提供了多種綜合策略和各種綜合設(shè)置選項(xiàng),但其面向的對(duì)象是整個(gè)設(shè)計(jì),換言之,這是一種全局設(shè)置。Block-level綜合技術(shù)則打破了這一常規(guī),可以對(duì)不同層次的設(shè)計(jì)設(shè)置不同的選項(xiàng)或應(yīng)用不同的綜合策略,從而達(dá)到更好的綜合質(zhì)量。

Block-level綜合技術(shù)需要通過(guò)XDC約束來(lái)實(shí)現(xiàn),如下圖所示。

a0e406f6-03ef-11ed-ba43-dac502259ad0.png

我們來(lái)看一個(gè)例子:設(shè)計(jì)中有4個(gè)模塊U1、U2、U3和inst1,而inst1又嵌入在U3里?,F(xiàn)在我們需要對(duì)U1使能RETIMING,對(duì)U2和U3使用AREA_OPTIMIZED策略,對(duì)inst1使用DEFAULT綜合策略,那么我們就可以通過(guò)下圖所示約束實(shí)現(xiàn)。

a0f0a488-03ef-11ed-ba43-dac502259ad0.png

a1096ae0-03ef-11ed-ba43-dac502259ad0.png

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 模塊化
    +關(guān)注

    關(guān)注

    0

    文章

    345

    瀏覽量

    22401
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    844

    瀏覽量

    70071
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AMD Vivado ChipScope助力硬件調(diào)試

    許多硬件問(wèn)題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過(guò)程中才會(huì)顯現(xiàn)出來(lái)。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程,可在系統(tǒng)運(yùn)行期間最大限度提升對(duì)可編程邏輯的觀測(cè)能力,助力設(shè)計(jì)調(diào)試。
    的頭像 發(fā)表于 09-05 17:08 ?721次閱讀

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫(xiě)完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?842次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

    Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    對(duì)應(yīng)的器件信息和約束文件(XDC),大大簡(jiǎn)化工程初始化流程。然而,在某些情況下,我們可能會(huì)發(fā)現(xiàn) Vivado 的界面中無(wú)法選中目標(biāo)開(kāi)發(fā)板,導(dǎo)致只能手動(dòng)選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1078次閱讀
    <b class='flag-5'>Vivado</b>無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?840次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    適用于Versal的AMD Vivado 加快FPGA開(kāi)發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過(guò)優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開(kāi)發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開(kāi)發(fā)人員的精簡(jiǎn)設(shè)計(jì)流程
    的頭像 發(fā)表于 05-07 15:15 ?839次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快FPGA開(kāi)發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    CPU的各種指令和執(zhí)行流程

    、數(shù)據(jù)傳輸?shù)裙δ堋R钊肜斫釩PU的指令,我們需要從多個(gè)維度進(jìn)行分析,尤其是指令的構(gòu)成、分類(lèi)、執(zhí)行流程以及與不同架構(gòu)的關(guān)系。
    的頭像 發(fā)表于 04-18 11:24 ?1497次閱讀

    Vivado HLS設(shè)計(jì)流程

    為了盡快把新產(chǎn)品推向市場(chǎng),數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開(kāi)發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級(jí)的提升”這兩個(gè)方面來(lái)考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發(fā)表于 04-16 10:43 ?1187次閱讀
    <b class='flag-5'>Vivado</b> HLS設(shè)計(jì)<b class='flag-5'>流程</b>

    AMD Vivado Design Suite IDE中的設(shè)計(jì)分析簡(jiǎn)介

    本文檔涵蓋了如何驅(qū)動(dòng) AMD Vivado Design Suite 來(lái)分析和改善您的設(shè)計(jì)。
    的頭像 發(fā)表于 02-19 11:22 ?791次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE中的設(shè)計(jì)分析簡(jiǎn)介

    Vivado Design Suite用戶(hù)指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶(hù)指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶(hù)指南:邏輯仿真

    使用HLS流程設(shè)計(jì)和驗(yàn)證圖像信號(hào)處理設(shè)備

    STMicroelectronics成像部門(mén)負(fù)責(zé)向消費(fèi)者、工業(yè)、安全和汽車(chē)市場(chǎng)提供創(chuàng)新的成像技術(shù)和產(chǎn)品。該團(tuán)隊(duì)精心制定了一套通過(guò)模板實(shí)現(xiàn)的High-Level Synthesis(HLS)高層次綜合流程,使得上述產(chǎn)品能夠迅速上市。對(duì)于汽車(chē)市場(chǎng),該
    的頭像 發(fā)表于 01-08 14:39 ?981次閱讀
    使用HLS<b class='flag-5'>流程</b>設(shè)計(jì)和驗(yàn)證圖像信號(hào)處理設(shè)備

    Vivado之實(shí)現(xiàn)布局布線流程介紹

    一、前言 本文將介紹Vivado進(jìn)行綜合,以及布局布線的內(nèi)部流程,熟悉該流程后結(jié)合Settings中對(duì)應(yīng)的配置選項(xiàng),對(duì)于時(shí)序收斂調(diào)試將更具有針對(duì)性。 二、Implementation(實(shí)現(xiàn)) 實(shí)現(xiàn)
    的頭像 發(fā)表于 12-06 09:08 ?2193次閱讀
    <b class='flag-5'>Vivado</b>之實(shí)現(xiàn)布局布線<b class='flag-5'>流程</b>介紹

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點(diǎn)擊 Next: 選擇 Vivado HL System Edition(一般選擇這個(gè)設(shè)計(jì)套件比較完整,它比 Vivado HL Design Edition 多了一個(gè) System Generator for DSP with Mat
    的頭像 發(fā)表于 11-16 09:53 ?6721次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    U50的AMD Vivado Design Tool flow設(shè)置

    AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比較常見(jiàn)的是 Vitis
    的頭像 發(fā)表于 11-13 10:14 ?1194次閱讀
    U50的AMD <b class='flag-5'>Vivado</b> Design Tool flow設(shè)置

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個(gè)帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1699次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    Vivado使用小技巧

    有時(shí)我們對(duì)時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對(duì)應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開(kāi)布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?1304次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧