引言

選擇適當(dāng)?shù)臇艠O電壓是設(shè)計(jì)所有柵極驅(qū)動(dòng)電路的關(guān)鍵。憑借英飛凌的CoolSiC?MOSFET技術(shù)，設(shè)計(jì)人員能夠選擇介于18V和15V之間的柵極開(kāi)通電壓，從而使器件具有極佳的載流能力或者可靠的短路耐用性。另一方面，柵極關(guān)斷電壓僅需確保器件保持安全關(guān)斷即可。英飛凌鼓勵(lì)設(shè)計(jì)人員在0V下關(guān)斷分立式MOSFET，從而簡(jiǎn)化柵極驅(qū)動(dòng)電路。

為此，本文介紹了一種易于重現(xiàn)的方法來(lái)表征碳化硅MOSFET的寄生導(dǎo)通敏感性，并介紹了使用分立式CoolSiC?MOSFET所獲得的測(cè)試結(jié)果。

寄生導(dǎo)通效應(yīng)

對(duì)柵極的電感反饋和電容反饋可能導(dǎo)致半導(dǎo)體開(kāi)關(guān)產(chǎn)生不必要的導(dǎo)通。如果使用了碳化硅MOSFET，則通?？紤]是米勒電容產(chǎn)生的電容反饋。圖1便解釋了這種效應(yīng)。低邊開(kāi)關(guān)S2的體二極管導(dǎo)通負(fù)載電流IL，直至高邊開(kāi)關(guān)S1導(dǎo)通。在負(fù)載電流換向到S1之后，S2的漏源電壓開(kāi)始上升。在這個(gè)階段，不斷上升的漏極電位通過(guò)米勒電容CGD上拉S2的柵極電壓。然后，柵極關(guān)斷電阻試圖抵消并拉低電壓。但如果電阻值不夠低，則柵極電壓可能超過(guò)閾值水平，從而導(dǎo)致直通、增加開(kāi)關(guān)損耗。

直通事件的風(fēng)險(xiǎn)和嚴(yán)重程度取決于特定的操作條件和測(cè)量硬件。高母線電壓、高dVDS/dt和高結(jié)溫是最關(guān)鍵的工作點(diǎn)。這些條件不僅會(huì)更嚴(yán)重地上拉柵極電壓，還會(huì)降低閾值電壓。硬件方面的主要影響因素是：與CGD并聯(lián)的電路板寄生電容，與CGS并聯(lián)的外部電容，柵極關(guān)斷電壓以及柵極關(guān)斷電阻。

圖1：體二極管關(guān)斷期間米勒電容CGD的影響

表征測(cè)試實(shí)驗(yàn)設(shè)置和方法

設(shè)計(jì)人員經(jīng)常會(huì)研究半導(dǎo)體器件的柵極電荷曲線，來(lái)了解其對(duì)寄生導(dǎo)通的敏感性。雖然這種方法相當(dāng)簡(jiǎn)單——只需大致查看數(shù)據(jù)表即可——但卻無(wú)法得出應(yīng)用結(jié)論。其一大缺點(diǎn)在于柵極電荷在本質(zhì)上是靜態(tài)的，而寄生導(dǎo)通顯然是動(dòng)態(tài)效應(yīng)。因此，我們?cè)趹?yīng)用條件下，執(zhí)行專(zhuān)門(mén)的表征測(cè)試，來(lái)評(píng)估1200V/45mΩ CoolSiC?MOSFET在TO-247 3引腳和4引腳兩種封裝中的寄生導(dǎo)通行為。所有測(cè)試均在0V關(guān)斷電壓下進(jìn)行。

圖2：硬件設(shè)置：高邊開(kāi)關(guān)S1用作“dv/dt發(fā)生器”，低邊開(kāi)關(guān)S2作為測(cè)試器件。測(cè)試旨在找到能夠避免寄生導(dǎo)通的S2最大柵極關(guān)斷電阻。

半橋評(píng)估板的配置如圖2。它主要是一個(gè)換向單元，其中低邊開(kāi)關(guān)是測(cè)試器件，高邊開(kāi)關(guān)用作dv/dt發(fā)生器。當(dāng)高邊器件導(dǎo)通時(shí)，低邊器件上的漏極-源極電壓上升，導(dǎo)致柵極電壓增加。當(dāng)然，dvDS/dt越低，柵極關(guān)斷電阻越低，出現(xiàn)寄生導(dǎo)通的可能性越小。本實(shí)驗(yàn)旨在確定臨界柵極關(guān)斷電阻值。這種所謂的臨界柵極電阻就是與0Ω獲得的參考波形相比導(dǎo)致Q*rr增加10％的值。10％的閾值足以使我們獲得可靠的測(cè)量數(shù)據(jù)，但同時(shí)它也足夠小，在大多數(shù)應(yīng)用中可忽略不計(jì)，參見(jiàn)圖3：在100°C下且RGoff值不同時(shí)1200V/45mΩ CoolSiC?MOSFET的波形示例。與參考波形（黑：0Ω）相比，其他波形的Q*rr增加了10％（橙：12Ω）和40％（紅：22Ω）。Q*rr表示三個(gè)電荷的總和：（1）體二極管的反向恢復(fù)電荷；（2）半導(dǎo)體、布局和無(wú)源元件的電容電荷；（3）寄生導(dǎo)通的影響。

測(cè)試在不同溫度、不同負(fù)載電流和不同電壓斜率下進(jìn)行。后者通過(guò)高邊開(kāi)關(guān)S1的RGon進(jìn)行調(diào)節(jié)。

圖3：在100°C下且RGoff值不同時(shí)1200V/45mΩ CoolSiC?MOSFET的波形示例。與參考波形（黑：0Ω）相比，其他波形的Q*rr增加了10％（橙：12Ω）和40％（紅：22Ω）。Q*rr表示三個(gè)電荷的總和：（1）體二極管的反向恢復(fù)電荷；（2）半導(dǎo)體、布局和無(wú)源元件的電容電荷；（3）寄生導(dǎo)通的影響。

表征測(cè)試結(jié)果

在零負(fù)載電流下進(jìn)行測(cè)試意味著測(cè)試器件的體二極管在開(kāi)關(guān)瞬態(tài)之前沒(méi)有正向偏置。未出現(xiàn)二極管恢復(fù)；瞬態(tài)僅僅是電容的充電和放電。在這種情況下，寄生電感中感應(yīng)的電壓作用不大。因此，TO-247和TO-247-4引腳封裝的性能是相同的。

圖4顯示了800V和0A下的測(cè)量結(jié)果。非常明顯，為避免出現(xiàn)寄生導(dǎo)通，在更高dvDS/dt和更高溫度下，需要更低的RGoff。值得一提的是，即使在50V/ns和175°C的條件下，0V的柵極關(guān)斷電壓也足以防止寄生導(dǎo)通。如果無(wú)法選擇極低的RGoff，則可以使用具有有源米勒鉗位功能的驅(qū)動(dòng)器（如1EDC30I12MH）。

圖4：在測(cè)1200V/45mΩ CoolSiC?MOSFET的臨界柵極電阻值與dvDS/dt的函數(shù)關(guān)系。測(cè)量點(diǎn)是使用0V的柵極關(guān)斷電壓在800V和0A條件下獲得的。虛線表示計(jì)算的趨勢(shì)線

在較高的負(fù)載電流水平下，出現(xiàn)了從S2的體二極管到S1的MOS溝道的硬換向。由于存在二極管反向恢復(fù)和感應(yīng)電壓，情況較為復(fù)雜。簡(jiǎn)單來(lái)說(shuō)，有三種效應(yīng)發(fā)揮作用：

1)體二極管恢復(fù)減慢了平均dvDS/dt，緩解了寄生導(dǎo)通。

2)換向回路電感和器件輸出電容之間的振蕩會(huì)局部增加dvDS/dt，使情況更加嚴(yán)峻。

3)假設(shè)采用標(biāo)準(zhǔn)TO-247封裝，源極端子S2的負(fù)反饋導(dǎo)致柵極電壓降低，增加了抗寄生導(dǎo)通的強(qiáng)度。

顯然，上述效果的權(quán)重取決于實(shí)際的硬件設(shè)置。在使用應(yīng)用于本文所述所有測(cè)試的評(píng)估板時(shí)，175°C和0A是最關(guān)鍵的條件。因此，圖4突出顯示的無(wú)寄生導(dǎo)通的區(qū)域也適用于40A測(cè)量——無(wú)論是TO-247還是TO-247-4引腳。

對(duì)高速開(kāi)關(guān)應(yīng)用的影響

如圖3所示，由電容導(dǎo)通引起的直通電流和體二極管的反向恢復(fù)電流令人難以區(qū)分。不論是在二極管還是在開(kāi)關(guān)上，這兩種效應(yīng)都會(huì)減緩電壓瞬變，或使之變得平滑，增加開(kāi)關(guān)損耗。對(duì)于需要最高開(kāi)關(guān)速度的應(yīng)用，寄生導(dǎo)通會(huì)對(duì)性能（類(lèi)似于使用不當(dāng)?shù)睦m(xù)流二極管）產(chǎn)生影響。

圖5顯示了在柵極上以18/0V工作的各種碳化硅MOSFET技術(shù)可實(shí)現(xiàn)的最小導(dǎo)通開(kāi)關(guān)損耗。并非所有器件都能夠在這樣的驅(qū)動(dòng)條件下保持高速開(kāi)關(guān)特性，但結(jié)果證實(shí)CoolSiC?MOSFET對(duì)寄生導(dǎo)通具有高抗擾度。

圖5：在800V，15A和150°C時(shí)，不同1200V碳化硅MOSFET技術(shù)可以實(shí)現(xiàn)的最小導(dǎo)通開(kāi)關(guān)損耗。測(cè)試器件的標(biāo)稱(chēng)導(dǎo)通電阻為60-80mΩ，在柵極上以18/0V運(yùn)行。

結(jié)論

本文介紹了一種簡(jiǎn)單的方法，來(lái)表征功率半導(dǎo)體開(kāi)關(guān)對(duì)米勒電容產(chǎn)生的寄生導(dǎo)通的敏感性。我們使用了在800V母線電壓和50V/ns開(kāi)關(guān)速度下運(yùn)行的分立式CoolSiC?MOSFET進(jìn)行測(cè)試，測(cè)試結(jié)果表明，即使在高速兩電平轉(zhuǎn)換器中，0V的柵極關(guān)斷電壓也是可行的。在研究開(kāi)關(guān)電壓僅為母線電壓一半的三電平電路時(shí)，情況得到徹底緩解。在這種情況下，無(wú)論柵極電阻值是多少，CoolSiC?MOSFET幾乎都沒(méi)有容性寄生導(dǎo)通。

假設(shè)有一個(gè)精心設(shè)計(jì)、柵極-漏極電容極低的PCB布局，這時(shí)英飛凌鼓勵(lì)電力電子工程師使用0V的柵極關(guān)斷電壓來(lái)驅(qū)動(dòng)分立式CoolSiC?MOSFET，這可以在不影響性能的同時(shí)，簡(jiǎn)化柵極驅(qū)動(dòng)設(shè)計(jì)。

審核編輯：劉清