chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado報(bào)錯(cuò)-bit文件和ltx文件不匹配怎么辦

電子工程師 ? 來源:FPGA通信小白成長之路 ? 作者:FPGA通信小白成長之 ? 2022-08-10 11:58 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

某年某月某日...

問題描述

當(dāng)我在做某個(gè)項(xiàng)目時(shí),抓了信號(hào)后上板調(diào)試,想驗(yàn)證一下信號(hào)時(shí)序,當(dāng)我導(dǎo)入ltx文件時(shí),報(bào)錯(cuò)如下:

WARNING:Mismatch between the design programmed into the device and the probes file(s).

......

Resolution:

1.Reprogram device with the correct programming file and associated probes file(s) OR

2. Goto device properties and associate the correct probes file(s) with the programming file already programmed in the device

解決方法

該問題是因bit文件和ltx文件不對應(yīng)導(dǎo)致。后來在我的調(diào)試生涯中經(jīng)常遇到這個(gè)問題,當(dāng)然,最簡單的解決方法,就是文件沒找對嘛,找對正確的ltx文件就行。

但是也有找到“正確”的ltx文件后,仍然報(bào)錯(cuò)的情況,明明ltx時(shí)間和bit一致,抓信號(hào)的過程也沒報(bào)錯(cuò),但就是導(dǎo)不進(jìn)去。

這個(gè)時(shí)候打開debug.xdc或者直接文本打開ltx文件,可以看到里面的信號(hào)確實(shí)不是抓的信號(hào)。后面我摸了一下規(guī)律,該問題應(yīng)該是在用set up debug抓信號(hào)的時(shí)候,或者生成ltx文件的時(shí)候,出了bug,程序紊亂了,這時(shí)候建議清空debug.xdc后,重新抓取一下信號(hào)。

當(dāng)然,如果很著急,可以用以下命令重新生成ltx文件:

在tcl指令欄輸入:

write_debug_probes -force xxx.ltx(xxx和bit名字保持一致即可,也可自己命名)

敲完之后,命令行出現(xiàn):

xxxxxx

xxxxxx

這里就懶得寫了,其實(shí)就是告訴你新生成的ltx文件的路徑,好了,可以用新的去試試了。

編輯:黃飛

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    846

    瀏覽量

    70477

原文標(biāo)題:Vivado報(bào)錯(cuò)-bit文件和ltx文件不匹配?

文章出處:【微信號(hào):FPGA通信小白成長之路,微信公眾號(hào):FPGA通信小白成長之路】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    使用Vivado 2018.2編譯E203的mcs文件,遇到的問題求解

    Hi 各位,我在嘗試使用Vivado 2018.2編譯E203的mcs文件,遇到如下兩個(gè)問題: 1. 按照書中步驟運(yùn)行,執(zhí)行完make mcs之后得到的mcs文件與git中預(yù)編譯出來的mcs
    發(fā)表于 11-11 06:04

    使用VCS工具時(shí)產(chǎn)生fsdb文件時(shí)出現(xiàn)報(bào)錯(cuò)

    VCS產(chǎn)生fsdb文件時(shí),出現(xiàn)報(bào)錯(cuò): Environment variables NOVAS_HOME or DEBUSSY_HOME is not set. Please set one
    發(fā)表于 10-31 09:21

    在Windows10上運(yùn)行vivado使用tcl文件創(chuàng)建E203項(xiàng)目路徑錯(cuò)誤的問題

    prologue_setup.tcl文件后,都會(huì)出現(xiàn)文件路徑匹配,總是在路徑前多出一個(gè)盤符加冒號(hào),類似“e:e:....”,所以在查閱了相關(guān)資料后,手動(dòng)將prologue_setup
    發(fā)表于 10-28 07:19

    win10環(huán)境下使用vivado生成.bit與.mcs文件

    ,這里介紹一種可以直接在windows環(huán)境下使用vivado生成system.bit和system.mcs文件的方法。 1.在windows環(huán)境安裝vivado,準(zhǔn)備好e203_hb
    發(fā)表于 10-27 08:25

    如何解決將e203的rtl導(dǎo)入vivado后報(bào)語法錯(cuò)誤的問題

    主要內(nèi)容是介紹一下如何解決將e203的rtl導(dǎo)入vivado后,報(bào)語法錯(cuò)誤的問題。 二、分享內(nèi)容 如圖所示,導(dǎo)入源碼后跑仿真,會(huì)報(bào)語法錯(cuò)誤。 這是因?yàn)檫@些文件里面有用system verilog
    發(fā)表于 10-24 09:49

    vcs和vivado聯(lián)合仿真

    ; 原因在于:正常的話我們直接點(diǎn)擊Compile進(jìn)行編譯就可以了,但是直接編譯后會(huì)產(chǎn)生systemc的編譯錯(cuò)誤;是由于vivado2021.2版本與vcs2018的版本不匹配問題造成。在ug900
    發(fā)表于 10-24 07:28

    當(dāng)中國380v設(shè)備出口海外電壓匹配怎么辦?

    出口至海外市場時(shí),面臨著與當(dāng)?shù)仉娋W(wǎng)電壓匹配的嚴(yán)峻問題:美國采用480V三相電壓,日本為200V,韓國和阿根廷等國家使用220V,而伊朗、阿聯(lián)酋和希臘等地區(qū)則為400V。這種電壓兼容可能導(dǎo)致設(shè)備性能異常、效率下降甚至永久性損壞
    的頭像 發(fā)表于 10-16 09:38 ?538次閱讀

    使用studio,最高版本的系統(tǒng)是4.0.3,用到LVGL,但是可選的版本是9.1的,匹配怎么解決?

    使用studio搭建的系統(tǒng),選的是4.0.3版本,需要用到LVGL,但是版本沒的選,只有9.1最高的版本,系統(tǒng)匹配怎么辦?
    發(fā)表于 09-29 09:56

    文件系統(tǒng),使用iar編譯報(bào)錯(cuò),gcc可以正常編譯,為什么?

    文件系統(tǒng),使用iar編譯報(bào)錯(cuò),gcc可以正常編譯,為什么?
    發(fā)表于 09-23 06:54

    華秋DFM軟件升級(jí)時(shí),提示“Windows找不到文件怎么辦

    最近有用戶反饋: 登錄華秋DFM軟件,點(diǎn)自動(dòng)升級(jí)的時(shí)候有時(shí)會(huì)報(bào)錯(cuò),導(dǎo)致無法正常升級(jí)。 其中有一種情況是: 軟件自動(dòng)升級(jí)時(shí),彈出“Windows 找不到文件\'C:\\\\Program Files
    發(fā)表于 06-12 18:22

    FPGA遠(yuǎn)程燒寫bit文件和調(diào)試ILA指南

    在 FPGA 開發(fā)過程中,燒寫bit文件和使用ILA進(jìn)行調(diào)試是再常見不過的操作。但如果 FPGA 板卡被放在機(jī)房,或者通過PCIe插在服務(wù)器上,那么每次調(diào)試時(shí)我們都不得不帶著筆記本電腦跑去機(jī)房或服務(wù)器旁,接上 JTAG 線后才能進(jìn)行調(diào)試,非常不便。
    的頭像 發(fā)表于 06-05 16:41 ?1996次閱讀
    FPGA遠(yuǎn)程燒寫<b class='flag-5'>bit</b><b class='flag-5'>文件</b>和調(diào)試ILA指南

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存
    的頭像 發(fā)表于 03-24 09:44 ?4390次閱讀
    一文詳解<b class='flag-5'>Vivado</b>時(shí)序約束

    keil不同版本,有的文件在新版本上報(bào)錯(cuò)怎么辦?要裝兩個(gè)版本一起用?

    有的文件在新版本上報(bào)錯(cuò)怎么辦?要裝兩個(gè)版本一起用?
    發(fā)表于 03-10 07:05

    stm32cubeide編譯的時(shí)候報(bào)錯(cuò),無法生成hex文件怎么解決?

    stm32cubeide編譯的時(shí)候報(bào)錯(cuò),并且無法生成hex文件怎么辦急急急!
    發(fā)表于 03-07 08:17

    Vivado FIR IP核實(shí)現(xiàn)

    Xilinx的FIR IP核屬于收費(fèi)IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個(gè)人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時(shí)也破解
    的頭像 發(fā)表于 03-01 14:44 ?2578次閱讀
    <b class='flag-5'>Vivado</b> FIR IP核實(shí)現(xiàn)