在日常PCB版圖設(shè)計(jì)中，阻抗突變是不可避免的事情。下圖為日常的版圖走線：

圖中標(biāo)記處為常見(jiàn)的阻抗突變。

簡(jiǎn)短意賅，直接給出阻抗突變總結(jié)圖：

1、拐角

之前有推導(dǎo)過(guò)，導(dǎo)線中的電子速度為1cm/s， 所以90°拐角不會(huì)影響電子速度。90°拐角彎曲處更多影響是線寬，造成容性突變，影響信號(hào)質(zhì)量。

2、過(guò)孔

記得之前總結(jié)過(guò)孔經(jīng)驗(yàn)法則的時(shí)候，有過(guò)這么兩條：

1.50?傳輸線單位長(zhǎng)度電容約為3.3 pF/in；

2.過(guò)孔樁線的單位長(zhǎng)度電容約為5 pF/in。

為了大家有個(gè)直觀的印象，對(duì)過(guò)孔的阻抗突變做了個(gè)仿真，見(jiàn)下圖：

在實(shí)際的工作中，所以才有對(duì)高速信號(hào)的過(guò)孔，進(jìn)行優(yōu)化處理，比如stiching Via，Antipad等來(lái)減少阻抗突變

3、樁線

隨著產(chǎn)品的高速化，很多Stub都做了Backdrill的處理，來(lái)控制反射，優(yōu)化阻抗突變。這里面對(duì)高速率產(chǎn)品有需要考慮PCB工藝的誤差。

樁線越長(zhǎng)，阻抗的容性突變?cè)酱?/p>

4、Breakout

芯片出Pin的Breakout(Pin field)區(qū)域，一般走線比較窄，出了這個(gè)區(qū)域走線恢復(fù)正常。

Breakout 區(qū)域線變窄，阻抗變大。

5、其他

信號(hào)在走線部分跨分割，除了增加感性突變，還會(huì)引起串?dāng)_和輻射。這里就不做展開(kāi)。

信號(hào)經(jīng)過(guò)連接器從一塊電路板傳輸?shù)搅硪粔K電路板，連接器呈現(xiàn)出典型的感性負(fù)載特征。

6、影響

以上的這些突變會(huì)對(duì)信號(hào)產(chǎn)生什么影響呢？

容性突變使接收端產(chǎn)生下沖噪聲&接收端信號(hào)延遲。

感性突變使接收端產(chǎn)生上沖噪聲&接收端信號(hào)延遲。

7、總結(jié)

既然知道了阻抗突變的危害，我們就需要在實(shí)際的工作中，進(jìn)行管控。之前的總結(jié)里給出過(guò)相關(guān)經(jīng)驗(yàn)公式。

容性突變的裕量：

感性突變的裕量：

如果導(dǎo)線的特性阻抗為50?，信號(hào)上升邊為1 ns，則可容許的最大串聯(lián)電感約為0.2 x 50 x 1 ns=10 nH。

總之，管控也好，優(yōu)化也罷，信號(hào)完整性工程師所要做的就是保證鏈路在裕量范圍之內(nèi)。



審核編輯：劉清