來源：半導(dǎo)體芯科技

在半導(dǎo)體制造產(chǎn)業(yè)鏈中，測(cè)試工序是一個(gè)十分重要的環(huán)節(jié)。后摩爾時(shí)代，在現(xiàn)有極限工藝制程的條件下，平面IC逐步過渡到三維，出現(xiàn)了異質(zhì)構(gòu)成、3D堆疊等先進(jìn)封裝技術(shù)。隨著這些新的趨勢(shì)和變化，相應(yīng)的IC制造、檢測(cè)等工藝也應(yīng)與時(shí)俱進(jìn)。

無論是在前道量測(cè)進(jìn)行的缺陷檢查、圖案檢測(cè)等工序，還是在后道測(cè)試環(huán)節(jié)中進(jìn)行的芯片電性能等測(cè)試，測(cè)試設(shè)備作為優(yōu)化制程、控制良率、提高效率與降低成本的關(guān)鍵，在半導(dǎo)體產(chǎn)業(yè)中的地位日益凸顯。隨著半導(dǎo)體行業(yè)檢測(cè)工序的專業(yè)化和測(cè)試領(lǐng)域的細(xì)分，出現(xiàn)了面向特定器件的垂直測(cè)試機(jī)構(gòu)，比如針對(duì)高速數(shù)字芯片、射頻芯片的測(cè)試服務(wù)、針對(duì)顯示器件的測(cè)試服務(wù)等。

在此背景下，全球半導(dǎo)體測(cè)試企業(yè)紛紛升級(jí)研發(fā)，在2022年8月25日第十三屆晶芯在線研討會(huì)上，我們將共同探討車規(guī)級(jí)芯片檢測(cè)、SLT測(cè)試、存儲(chǔ)芯片測(cè)試、半導(dǎo)體測(cè)試設(shè)備發(fā)展趨勢(shì)等話題，面對(duì)5G、大數(shù)據(jù)、人工智能等新興市場(chǎng)的崛起，滿足半導(dǎo)體企業(yè)間的測(cè)試對(duì)接需求。

審核編輯 黃昊宇