作為半導體產(chǎn)業(yè)的核心，芯片技術(shù)復雜，產(chǎn)業(yè)結(jié)構(gòu)高度專業(yè)化。隨著產(chǎn)業(yè)規(guī)模的迅速擴張，產(chǎn)業(yè)競爭加劇，分工模式進一步細化。目前芯片市場產(chǎn)業(yè)鏈為：IC設(shè)計研發(fā)、IC制造和IC封裝測試等三大關(guān)鍵環(huán)節(jié)，環(huán)環(huán)相扣，且各個環(huán)節(jié)都要達到制造精密度的巔峰。

三大環(huán)關(guān)鍵節(jié)中，IC設(shè)計處于產(chǎn)業(yè)鏈上游，其核心是EDA（Electronic Design Automation，電子設(shè)計自動化）。EDA是集成電路產(chǎn)業(yè)產(chǎn)能性能的源頭，從仿真、綜合到版圖，從前端到后端，從模擬到數(shù)字再到混合設(shè)計，以及后面的工藝制造等，EDA涵蓋了IC設(shè)計、布線、驗證和仿真等所有方面，在整個芯片設(shè)計產(chǎn)業(yè)鏈中具有舉足輕重的作用。

由于中國EDA行業(yè)起步較晚，整體市場規(guī)模相對較小，疊加美國對中國企業(yè)EDA出口限制等因素，短時間內(nèi)會影響國內(nèi)芯片企業(yè)的設(shè)計能力。但國家和市場高度重視EDA行業(yè)，已經(jīng)在EDA軟件領(lǐng)域展開戰(zhàn)略布局，《中華人民共和國國民經(jīng)濟和社會發(fā)展第十四個五年規(guī)劃和2035年遠景目標綱要》將集成電路列為七大科技前沿領(lǐng)域攻關(guān)的第三位，EDA的攻關(guān)更是位列集成電路之首，自主可控的國產(chǎn)EDA軟件有望快速崛起，市場規(guī)模將進一步增長。

從全球科技產(chǎn)業(yè)周期的角度來看，物聯(lián)網(wǎng)，人工智能和虛擬/增強現(xiàn)實領(lǐng)域的新機遇使得整個集成電路生產(chǎn)周期各階段的半導體公司都能受益，但擁有性能更強、技術(shù)更先進的EDA設(shè)計平臺將助推客戶設(shè)計出更好的芯片并快速推向市場，特別是智能手機、智能汽車領(lǐng)域?qū)Ω叨诵酒男枨笈c日俱增，對設(shè)計復雜度以及可靠性的要求也大幅提高，使得EDA平臺性能的重要性愈發(fā)突出。

芯片設(shè)計不僅是半導體全流程中銷售額占比最高，增速最快的環(huán)節(jié)，也是半導體芯片制造全域中耗時最久的周期環(huán)節(jié)。一款芯片從設(shè)計到投放市場平均需要24~30個月，其中研發(fā)設(shè)計用時12~18個月，EDA研發(fā)設(shè)計中的驗證仿真就占7成左右的研發(fā)時間，原因是EDA芯片設(shè)計工作流程是計算密集型負載，設(shè)計仿真是一個近乎“無限”的模擬空間。隨著設(shè)備中寄存器和存儲元件數(shù)量的增加，模擬芯片的功能和性能是一個嚴峻的挑戰(zhàn)，大型片上系統(tǒng)設(shè)計可能有數(shù)10億個晶體管，大量狀態(tài)需要驗證。一次全芯片仿真往往需要數(shù)以星期計的時間，嚴重制約設(shè)計效率和質(zhì)量。所以，設(shè)計人員需要使用多種加速技術(shù)來最大化覆蓋范圍并確保正確的實現(xiàn)預(yù)期功能。

從技術(shù)層面看，由于逆光刻技術(shù)（ILT）的廣泛應(yīng)用，7nm及以下的圖形特征尺寸方面要求更高的精度和工藝余量，必須解決阻止ILT大規(guī)模采用所面臨的計算時間長、特定于曲線OPC的掩模規(guī)則檢查（MRC）、較大的布局文件大小等問題?，F(xiàn)在GPU光刻模擬方面取得的進步比傳統(tǒng)CPU計算的速度提高了10倍以上，機器學習（ML）通過學習現(xiàn)有解決方案，進一步加快了ILT模型的速度。另外，下一代光刻機變得越來越昂貴，因此，通過ILT從現(xiàn)有光刻機中提取新的價值和性能是一個更具吸引力的選擇。

EDA+GPU整體解決方案介紹

NADDOD納多德作為NVIDIA網(wǎng)絡(luò)產(chǎn)品的Elite Partner (精英合作伙伴)、Inception初創(chuàng)加速計劃成員，根據(jù)自身技術(shù)創(chuàng)新、產(chǎn)業(yè)資源優(yōu)勢和對芯片設(shè)計行業(yè)的深入洞察，針對產(chǎn)業(yè)發(fā)展的緊迫現(xiàn)狀，推出針對芯片設(shè)計行業(yè)的EDA+GPU服務(wù)器軟硬件一體化方案，利用HPC+渲染（計算機圖形學）+ ML/DL的統(tǒng)一加速體系結(jié)構(gòu)，提供大量高效的計算能力，助力芯片的設(shè)計與制造，提高掩模圖案和缺陷檢測應(yīng)用的速度和效率，大幅提升EDA平臺性能的快速擴展，讓芯片設(shè)計更加高效、智能。

整體解決方案架構(gòu)如下圖所示，NADDOD納多德提供從底層的硬件（光聯(lián)接、交換機，GPU服務(wù)器）、軟件平臺（CUDA-X/DOCA ）再到EDA/OPC軟件的整體解決方案，為芯片設(shè)計行業(yè)加速發(fā)展深度賦能。

在GPU產(chǎn)品方面，以NVIDIA DGX A100為例，它適用于所有AI工作負載的通用系統(tǒng)，在全球首個5 PetaFLOPS AI系統(tǒng)中提供前所未有的計算密度、性能和靈活性。DGX A100采用NVIDIA A100 Tensor Core GPU，使企業(yè)能夠?qū)⒂柧殹⑼评砗头治稣系揭粋€統(tǒng)一的、易于部署的AI 基礎(chǔ)架構(gòu)中，包括直接訪問NVIDIA AI專家。

基于NVIDIA DGX A100構(gòu)建的AI系統(tǒng)

EDA軟件

在EDA產(chǎn)品方面，NADDOD納多德通過與EDA供應(yīng)商深度合作，形成了EDA+GPU服務(wù)器軟硬件一體化解決方案，提供模擬電路設(shè)計全流程EDA工具系統(tǒng)、數(shù)字電路設(shè)計EDA工具、平板顯示電路設(shè)計全流程EDA工具、系統(tǒng)和晶圓制造EDA工具等全系列EDA軟件產(chǎn)品。

在應(yīng)用方面，在NVIDIA V100 32GB GPU上，NVIDIA DGX與典型的CPU運行相比，ILT計算的加速超過10倍。在光學和抗蝕劑建模的許多關(guān)鍵組件中，實現(xiàn)了超過20倍的加速。目前，已在NVIDIA A100 80GB GPU 集群上使用內(nèi)部ILT引擎對關(guān)鍵層進行生產(chǎn)規(guī)模校準和測試。

基于GPU的ILT加速

為EDA平臺提供出色的性能支持

NADDOD納多德基于EDA+GPU服務(wù)器軟硬件一體化的芯片設(shè)計行業(yè)解決方案可幫助EDA平臺實現(xiàn)性能的快速擴展，讓芯片設(shè)計更加高效、智能。采用 NVIDIA DGX軟件堆棧，憑借集成的AI軟件套件，可以簡化大規(guī)模加速計算部署，將獲得工作成果所需的時間從幾個月縮短到幾小時，提高IT部署效率，降低企業(yè)運營成本。

另外，DGX通過不斷優(yōu)化軟件來減少訓練時間，在MLPerf 0.6基準測試中創(chuàng)造了八項性能記錄。利用超強的GPU計算性能和深度學習（DL）的最新進展，顯著減少了EDA軟件復雜計算算法所需的時間。

利用EDA軟件所支持的通用文件格式，解決ILT較大的布局文件大小。同時NADDOD納多德提供的端到端EDA解決方案，包括CPU/GPU服務(wù)器、高性能存儲系統(tǒng)、高速交換網(wǎng)絡(luò)、作業(yè)調(diào)度系統(tǒng)、數(shù)據(jù)備份保護、遠程虛擬化接入及集群構(gòu)建在內(nèi)的整體解決方案交付，最終實現(xiàn)一體化構(gòu)建EDA基礎(chǔ)架構(gòu)。

EDA+GPU服務(wù)器軟硬件一體化解決方案還可在EDA工具層面，針對GPU硬件特性進行深度、定制化的優(yōu)化。通過調(diào)整EDA并行算法中的數(shù)據(jù)結(jié)構(gòu)、并行顆粒以及調(diào)度流程，最大程度挖掘GPU的加速性能，同時減輕用戶負擔，提高部署效率，為用戶提供最大化的價值。

審核編輯 黃昊宇