chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何對(duì)待時(shí)序問(wèn)題

倩倩 ? 來(lái)源:芯司機(jī) ? 作者:芯司機(jī) ? 2022-09-07 10:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

4798dd0a-2e52-11ed-ba43-dac502259ad0.jpg

時(shí)序問(wèn)題幾乎貫穿整個(gè)ASIC實(shí)現(xiàn)流程的所有環(huán)節(jié),也許大家從教材上或者網(wǎng)上了解了很多解決時(shí)序問(wèn)題的方法。但我今天想從實(shí)際項(xiàng)目出發(fā),以一個(gè)PD工程師的角度來(lái)說(shuō)說(shuō)時(shí)序問(wèn)題。

首先,ASIC流程都是有不同部門協(xié)調(diào)來(lái)完成,主要包括設(shè)計(jì),綜合和PR等環(huán)節(jié),他們也為同一個(gè)時(shí)序目標(biāo)而努力,PR作為最后一個(gè)環(huán)節(jié),也是時(shí)序能否收斂的最重要環(huán)節(jié)。

如果PR人員發(fā)現(xiàn)post-layout后時(shí)序不滿足怎么辦呢?是不是立馬采用各種修復(fù)的方法,或者找前端反饋,找設(shè)計(jì)人員修改呢?別急,凡事都有個(gè)流程,特別是協(xié)調(diào)合作,最能體現(xiàn)個(gè)人的綜合素質(zhì)的。

當(dāng)通過(guò)ICC或者PT的report_timing 報(bào)出有時(shí)序問(wèn)題的路徑時(shí),可以按照以下思路來(lái)解決:

1

檢查這條path是否合法,比如可能是條異步的path,或者半周期的path,這時(shí)可以找設(shè)計(jì)人員確認(rèn)這是否是一條合法的path,或許是約束寫(xiě)錯(cuò)了,或者designer不小心寫(xiě)了一個(gè)負(fù)沿的寄存器。

2

如果合法,需要確認(rèn)這條path本來(lái)邏輯就很長(zhǎng),還是因?yàn)镻R的floorplan導(dǎo)致的。如果你發(fā)現(xiàn)時(shí)序路徑上有一連串的buffer, 那很可能是floorplan導(dǎo)致這條path的cell之間距離很遠(yuǎn),工具插入了很多buffer。

3

如果是floorplan導(dǎo)致,可以嘗試在placement時(shí)把這條path group起來(lái),加大權(quán)重使得工具優(yōu)先對(duì)待這條path。

4

如果不是floorplan導(dǎo)致,那可以通過(guò)在pre-layout時(shí)報(bào)一下這條路徑,以確認(rèn)這條路徑在綜合時(shí)就已經(jīng)有很大的時(shí)序違規(guī)了。

5

如果是邏輯問(wèn)題,建議還是自己先研究一下原因,以便在找設(shè)計(jì)人員的“麻煩”的時(shí)能給出一些建議,比如是不是有些很大fanout的cell,或者一串復(fù)雜的邏輯門,或者是否有很深的邏輯深度。

6

設(shè)計(jì)人員可能告訴你這是一個(gè)多周期path,甚至是條不用check的path,這樣就輕松了,直接加timing exception,甚至不用修就可以了。

7

如果設(shè)計(jì)人員告訴你這是條真實(shí)的單周期path,這時(shí)還是先建議設(shè)計(jì)人員修改代碼,當(dāng)然PR階段還是有手段可以解決,但要給自己保留一點(diǎn)余地,同時(shí)修改代碼是一勞永逸的問(wèn)題。

8

如果設(shè)計(jì)人員說(shuō)不能修改,或者項(xiàng)目已經(jīng)過(guò)了RTL freeze這個(gè)節(jié)點(diǎn),那只能依賴后端的手段來(lái)實(shí)現(xiàn)了。

9

到這個(gè)時(shí)候,才是你后端人員發(fā)揮的時(shí)候了,比如可以采用high effort的post-route時(shí)序優(yōu)化命令,ECO修復(fù)方法,或者利用useful skew技術(shù),通過(guò)調(diào)整時(shí)鐘延時(shí)來(lái)修復(fù),當(dāng)然路徑前后有得借才行。

10

如果還是不能解決,項(xiàng)目允許而且?guī)煲仓С?,可以采用?a href="http://www.brongaenegriffin.com/tags/閾值電壓/" target="_blank">閾值電壓的Cell(LVT)來(lái)替換一些cell,以修復(fù)setup。當(dāng)然LVT的使用也會(huì)引起功耗的增加,這個(gè)需要從全局去考慮,比如項(xiàng)目只允許使用0.5%的LVT。

11

如果所有辦法都不行,那沒(méi)轍,只能采用終極手段了,那就是:“不好意思,臣妾做不到啊,降頻吧”?。?!

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1271

    瀏覽量

    124116
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5590

    瀏覽量

    129248
  • 時(shí)序
    +關(guān)注

    關(guān)注

    5

    文章

    403

    瀏覽量

    38661

原文標(biāo)題:后端老司機(jī)講述:如何對(duì)待時(shí)序問(wèn)題

文章出處:【微信號(hào):芯司機(jī),微信公眾號(hào):芯司機(jī)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    數(shù)字IC/FPGA設(shè)計(jì)中的時(shí)序優(yōu)化方法

    在數(shù)字IC/FPGA設(shè)計(jì)的過(guò)程中,對(duì)PPA的優(yōu)化是無(wú)處不在的,也是芯片設(shè)計(jì)工程師的使命所在。此節(jié)主要將介紹performance性能的優(yōu)化,如何對(duì)時(shí)序路徑進(jìn)行優(yōu)化,提高工作時(shí)鐘頻率。
    的頭像 發(fā)表于 12-09 10:33 ?2789次閱讀
    數(shù)字IC/FPGA設(shè)計(jì)中的<b class='flag-5'>時(shí)序</b>優(yōu)化方法

    vivado時(shí)序分析相關(guān)經(jīng)驗(yàn)

    vivado綜合后時(shí)序為例主要是有兩種原因?qū)е拢?1,太多的邏輯級(jí) 2,太高的扇出 分析時(shí)序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發(fā)表于 10-30 06:58

    雙北斗衛(wèi)星時(shí)鐘同步裝置:安徽京準(zhǔn)自主可控的“時(shí)序”守護(hù)者

    雙北斗衛(wèi)星時(shí)鐘同步裝置:安徽京準(zhǔn)自主可控的“時(shí)序”守護(hù)者
    的頭像 發(fā)表于 09-05 08:43 ?799次閱讀
    雙北斗衛(wèi)星時(shí)鐘同步裝置:安徽京準(zhǔn)自主可控的“<b class='flag-5'>時(shí)序</b>”守護(hù)者

    自動(dòng)駕駛中常提的“時(shí)序”是個(gè)啥?有啥作用?

    [首發(fā)于智駕最前沿微信公眾號(hào)]自動(dòng)駕駛技術(shù)的發(fā)展,不僅依賴于感知算法的精度和決策規(guī)劃的智能,還深深植根于系統(tǒng)內(nèi)部對(duì)“時(shí)序”這一概念的精準(zhǔn)把控。所謂時(shí)序,簡(jiǎn)單來(lái)講,就是系統(tǒng)在不同模塊之間、不同傳感器
    的頭像 發(fā)表于 07-17 09:07 ?783次閱讀

    歐/美標(biāo)直流充電樁控制時(shí)序講解

    直流充電樁控制時(shí)序
    的頭像 發(fā)表于 06-30 09:22 ?1050次閱讀
    歐/美標(biāo)直流充電樁控制<b class='flag-5'>時(shí)序</b>講解

    Pico示波器在電源時(shí)序測(cè)試中的應(yīng)用

    在航天電子系統(tǒng)研發(fā)中,電源模塊時(shí)序一致性是保障設(shè)備穩(wěn)定運(yùn)行的核心指標(biāo)。
    的頭像 發(fā)表于 05-15 15:55 ?766次閱讀
    Pico示波器在電源<b class='flag-5'>時(shí)序</b>測(cè)試中的應(yīng)用

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)
    的頭像 發(fā)表于 04-23 09:50 ?1004次閱讀
    FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    TDengine 發(fā)布時(shí)序數(shù)據(jù)分析 AI 智能體 TDgpt,核心代碼開(kāi)源

    2025 年 3 月 26 日,濤思數(shù)據(jù)通過(guò)線上直播形式正式發(fā)布了其新一代時(shí)序數(shù)據(jù)分析 AI 智能體——TDgpt,并同步開(kāi)源其核心代碼。這一創(chuàng)新功能作為 TDengine 3.3.6.0 的重要
    的頭像 發(fā)表于 03-27 10:30 ?587次閱讀
    TDengine 發(fā)布<b class='flag-5'>時(shí)序</b>數(shù)據(jù)分析 AI 智能體 TDgpt,核心代碼開(kāi)源

    數(shù)字電路—22、時(shí)序邏輯電路

    時(shí)序電路的邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖、時(shí)序圖和邏輯圖6種方式表示,這些表示方法在本質(zhì)上是相同的,可以互相轉(zhuǎn)換
    發(fā)表于 03-26 15:03

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit T
    的頭像 發(fā)表于 03-24 09:44 ?4455次閱讀
    一文詳解Vivado<b class='flag-5'>時(shí)序</b>約束

    AXI握手時(shí)序優(yōu)化—pipeline緩沖器

    skid buffer(pipeline緩沖器)介紹 ??解決ready/valid兩路握手的時(shí)序困難,使路徑流水線化。 ??只關(guān)心valid時(shí)序參考這篇寫(xiě)得很好的博客鏈接:?握手協(xié)議(pvld
    的頭像 發(fā)表于 03-08 17:10 ?1051次閱讀
    AXI握手<b class='flag-5'>時(shí)序</b>優(yōu)化—pipeline緩沖器

    集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析介紹

    本文介紹了集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢(shì)和局限性。 ? 靜態(tài)時(shí)序分析(Static Timing
    的頭像 發(fā)表于 02-19 09:46 ?1368次閱讀

    請(qǐng)教ADS1292時(shí)序問(wèn)題

    關(guān)于ADS1292時(shí)序問(wèn)題 大家好,我最近在做個(gè)小東西,用MSP430F5529控制ADS1292,目前在調(diào)試程序。按照芯片手冊(cè)上的時(shí)序圖寫(xiě)的,并且讀出寄存器的值,但是發(fā)現(xiàn)有時(shí)候能準(zhǔn)確讀出數(shù)值
    發(fā)表于 01-20 09:01

    AN-0973: 超級(jí)時(shí)序控制器的EEPROM擦除和編程

    電子發(fā)燒友網(wǎng)站提供《AN-0973: 超級(jí)時(shí)序控制器的EEPROM擦除和編程.pdf》資料免費(fèi)下載
    發(fā)表于 01-09 13:43 ?0次下載
    AN-0973: 超級(jí)<b class='flag-5'>時(shí)序</b>控制器的EEPROM擦除和編程

    電源時(shí)序器3.0:數(shù)字化與網(wǎng)絡(luò)化的融合

    在技術(shù)飛速發(fā)展的今天,電源時(shí)序器已經(jīng)不再是簡(jiǎn)單的排插、時(shí)序開(kāi)關(guān),而是成為了一個(gè)高度集成化、智能化的電源管理方案。隨著電源時(shí)序器的發(fā)展,我們見(jiàn)證了從1.0到3.0時(shí)代的演變,每一次的升級(jí)都帶來(lái)了革新
    的頭像 發(fā)表于 12-20 09:32 ?1202次閱讀
    電源<b class='flag-5'>時(shí)序</b>器3.0:數(shù)字化與網(wǎng)絡(luò)化的融合