chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence與Samsung Foundry合作認(rèn)證面向 8nm 工藝技術(shù)的射頻集成電路設(shè)計(jì)參考流程

廠商快訊 ? 2022-10-18 14:16 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

內(nèi)容提要

8nm 射頻集成電路流程支持射頻集成電路設(shè)計(jì)過程的所有階段,包括建模、兼顧電磁影響的 RF 仿真和完整簽核驗(yàn)證流程

該流程加速了射頻集成電路設(shè)計(jì),有助于驅(qū)動(dòng)廣泛的 5G 應(yīng)用

中國(guó)上海,2022 年 10 月 17 日 —— 楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)今日宣布,Samsung Foundry 已認(rèn)證 8nm 射頻集成電路設(shè)計(jì)參考流程,以開發(fā) 6GHz 以下至毫米波(mmWave)應(yīng)用的 5G 射頻集成電路。該流程采用先進(jìn)的設(shè)計(jì)方法,具備獨(dú)特的功能,有助于提高生產(chǎn)力,提供全面的電氣分析并加快設(shè)計(jì)收斂,幫助客戶一次性成功設(shè)計(jì)出高質(zhì)量的射頻集成電路。新流程將支持 Cadence 和 Samsung Foundry 的共同客戶滿足全球?qū)?5G 客戶端設(shè)備日益增長(zhǎng)的需求,包括智能手機(jī)通信基礎(chǔ)設(shè)施設(shè)備,如蜂窩基站。

利用該設(shè)計(jì)流程,客戶可以針對(duì)使用三星 8nm RF 工藝技術(shù)設(shè)計(jì)的集成電路,快捷地對(duì)比電路前仿和識(shí)別設(shè)計(jì)時(shí)的電磁效應(yīng),并完成版圖寄生參數(shù)提取的后仿結(jié)果。該 8nm 射頻集成電路流程是三星最新推出的技術(shù),進(jìn)一步補(bǔ)充了其廣泛的 RF 解決方案產(chǎn)品組合。

Cadence 是業(yè)界公認(rèn)的先進(jìn)節(jié)點(diǎn) RFIC 設(shè)計(jì)、版圖和驗(yàn)證領(lǐng)域的領(lǐng)導(dǎo)者。Cadence? Virtuoso? RF Solution 基于經(jīng)過硅驗(yàn)證的仿真引擎,在時(shí)域和頻域范圍提供射頻分析。8nm 射頻集成電路設(shè)計(jì)參考流程中支持的 Cadence 產(chǎn)品包括:

Virtuoso ADE Product Suite

Spectre? RF Simulator

Quantus? Extraction Solution

Pegasus? Physical Verification System

EMX? Planar 3D solver

有關(guān) Cadence 射頻集成電路設(shè)計(jì)解決方案的更多信息,請(qǐng)?jiān)L問:www.cadence.com/go/rfic8nm

“在 Samsung Foundry,我們一直努力為客戶提供功能豐富的高性能技術(shù)和高效的設(shè)計(jì)流程,”三星電子代工設(shè)計(jì)技術(shù)團(tuán)隊(duì)副總裁 Sang-Yoon Kim 說,“我們的技術(shù)與 Cadence 射頻集成電路工具流程相輔相成,為低功耗、高性能的射頻集成電路設(shè)計(jì)設(shè)定了新的標(biāo)準(zhǔn),助力我們眾多的共同客戶開發(fā)出高質(zhì)量的射頻集成電路。”

“Cadence 始終致力于推動(dòng)先進(jìn)節(jié)點(diǎn)集成電路設(shè)計(jì)的創(chuàng)新,在過去十年中,我們一直是工藝技術(shù)發(fā)展的關(guān)鍵推動(dòng)者,”Cadence 公司高級(jí)副總裁兼定制 IC 與 PCB 事業(yè)部總經(jīng)理 Tom Beckley 表示,“在射頻集成電路領(lǐng)域,我們也延續(xù)了這種技術(shù)創(chuàng)新和領(lǐng)導(dǎo)地位。Cadence 和三星有著共同的客戶,他們都在尋找創(chuàng)新的集成電路設(shè)計(jì)解決方案,以便設(shè)計(jì)和交付面向 5G 應(yīng)用的新一代射頻集成電路。”

關(guān)于 Cadence

Cadence 在計(jì)算軟件領(lǐng)域擁有超過 30 年的專業(yè)經(jīng)驗(yàn),是電子系統(tǒng)設(shè)計(jì)產(chǎn)業(yè)的關(guān)鍵領(lǐng)導(dǎo)者?;诠镜?a target="_blank">智能系統(tǒng)設(shè)計(jì)戰(zhàn)略,Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品,助力電子設(shè)計(jì)從概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球,皆為最具創(chuàng)新能力的企業(yè),他們向超大規(guī)模計(jì)算、5G 通訊、汽車、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)八年名列美國(guó)財(cái)富雜志評(píng)選的 100 家最適合工作的公司。

文章轉(zhuǎn)載自:愛集微

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Cadence
    +關(guān)注

    關(guān)注

    67

    文章

    993

    瀏覽量

    145593
  • 射頻集成電路
    +關(guān)注

    關(guān)注

    5

    文章

    29

    瀏覽量

    17275
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    PDK在集成電路領(lǐng)域的定義、組成和作用

    PDK(Process Design Kit,工藝設(shè)計(jì)套件)是集成電路設(shè)計(jì)流程中的重要工具包,它為設(shè)計(jì)團(tuán)隊(duì)提供了與特定制造工藝節(jié)點(diǎn)相關(guān)的設(shè)計(jì)信息。PDK 是
    的頭像 發(fā)表于 09-08 09:56 ?660次閱讀

    CMOS超大規(guī)模集成電路制造工藝流程的基礎(chǔ)知識(shí)

    本節(jié)將介紹 CMOS 超大規(guī)模集成電路制造工藝流程的基礎(chǔ)知識(shí),重點(diǎn)將放在工藝流程的概要和不同工藝步驟對(duì)器件及電路性能的影響上。
    的頭像 發(fā)表于 06-04 15:01 ?1348次閱讀
    CMOS超大規(guī)模<b class='flag-5'>集成電路</b>制造<b class='flag-5'>工藝流程</b>的基礎(chǔ)知識(shí)

    Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實(shí)現(xiàn)流片成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標(biāo)準(zhǔn)封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實(shí)現(xiàn)首次流
    的頭像 發(fā)表于 04-16 10:17 ?557次閱讀
    <b class='flag-5'>Cadence</b> UCIe IP在<b class='flag-5'>Samsung</b> <b class='flag-5'>Foundry</b>的5<b class='flag-5'>nm</b>汽車<b class='flag-5'>工藝</b>上實(shí)現(xiàn)流片成功

    概倫電子集成電路工藝與設(shè)計(jì)驗(yàn)證評(píng)估平臺(tái)ME-Pro介紹

    ME-Pro是概倫電子自主研發(fā)的用于聯(lián)動(dòng)集成電路工藝與設(shè)計(jì)的創(chuàng)新性驗(yàn)證評(píng)估平臺(tái),為集成電路設(shè)計(jì)、CAD、工藝開發(fā)、SPICE模型和PDK專業(yè)從業(yè)人員提供了一個(gè)共用平臺(tái)。
    的頭像 發(fā)表于 04-16 09:34 ?1332次閱讀
    概倫電子<b class='flag-5'>集成電路</b><b class='flag-5'>工藝</b>與設(shè)計(jì)驗(yàn)證評(píng)估平臺(tái)ME-Pro介紹

    法動(dòng)科技EMOptimizer解決模擬/射頻集成電路設(shè)計(jì)難題

    一直困擾模擬/射頻集成電路工程師多年的痛點(diǎn),被業(yè)界首款基于人工智能(AI)技術(shù)的模擬/射頻電路快速設(shè)計(jì)優(yōu)化軟件EMOptimizer革命性地
    的頭像 發(fā)表于 04-08 14:07 ?979次閱讀
    法動(dòng)科技EMOptimizer解決模擬/<b class='flag-5'>射頻</b><b class='flag-5'>集成電路設(shè)計(jì)</b>難題

    柵極技術(shù)的工作原理和制造工藝

    本文介紹了集成電路制造工藝中的柵極的工作原理、材料、工藝,以及先進(jìn)柵極工藝技術(shù)。
    的頭像 發(fā)表于 03-27 16:07 ?1341次閱讀
    柵極<b class='flag-5'>技術(shù)</b>的工作原理和制造<b class='flag-5'>工藝</b>

    集成電路前段工藝的可靠性研究

    在之前的文章中我們已經(jīng)對(duì)集成電路工藝的可靠性進(jìn)行了簡(jiǎn)單的概述,本文將進(jìn)一步探討集成電路前段工藝可靠性。
    的頭像 發(fā)表于 03-18 16:08 ?1253次閱讀
    <b class='flag-5'>集成電路</b>前段<b class='flag-5'>工藝</b>的可靠性研究

    集成電路制造中的電鍍工藝介紹

    本文介紹了集成電路制造工藝中的電鍍工藝的概念、應(yīng)用和工藝流程。
    的頭像 發(fā)表于 03-13 14:48 ?1649次閱讀
    <b class='flag-5'>集成電路</b>制造中的電鍍<b class='flag-5'>工藝</b>介紹

    集成電路制造工藝中的High-K材料介紹

    本文介紹了在集成電路制造工藝中的High-K材料的特點(diǎn)、重要性、優(yōu)勢(shì),以及工藝流程和面臨的挑戰(zhàn)。
    的頭像 發(fā)表于 03-12 17:00 ?1799次閱讀
    <b class='flag-5'>集成電路</b>制造<b class='flag-5'>工藝</b>中的High-K材料介紹

    淺談集成電路設(shè)計(jì)中的標(biāo)準(zhǔn)單元

    本文介紹了集成電路設(shè)計(jì)中Standard Cell(標(biāo)準(zhǔn)單元)的概念、作用、優(yōu)勢(shì)和設(shè)計(jì)方法等。
    的頭像 發(fā)表于 03-12 15:19 ?1155次閱讀

    集成電路產(chǎn)業(yè)新地標(biāo) 集成電路設(shè)計(jì)園二期推動(dòng)產(chǎn)業(yè)創(chuàng)新能級(jí)提升

    在2025海淀區(qū)經(jīng)濟(jì)社會(huì)高質(zhì)量發(fā)展大會(huì)上,海淀區(qū)對(duì)18個(gè)園區(qū)(樓宇)的優(yōu)質(zhì)產(chǎn)業(yè)空間及更新改造的城市高品質(zhì)空間進(jìn)行重點(diǎn)推介,誠(chéng)邀企業(yè)來海淀“安家”。2024年8月30日正式揭牌的集成電路設(shè)計(jì)園二期就是
    的頭像 發(fā)表于 03-12 10:18 ?581次閱讀

    集成電路制造工藝中的偽柵去除技術(shù)介紹

    本文介紹了集成電路制造工藝中的偽柵去除技術(shù),分別討論了高介電常數(shù)柵極工藝、先柵極工藝和后柵極工藝
    的頭像 發(fā)表于 02-20 10:16 ?978次閱讀
    <b class='flag-5'>集成電路</b>制造<b class='flag-5'>工藝</b>中的偽柵去除<b class='flag-5'>技術(shù)</b>介紹

    ASIC集成電路設(shè)計(jì)流程

    ASIC(Application Specific Integrated Circuit)即專用集成電路,是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC集成電路設(shè)計(jì)流程
    的頭像 發(fā)表于 11-20 14:59 ?2789次閱讀

    京東方投資建設(shè)北京12英寸集成電路生產(chǎn)線

    京東方近日宣布,將與燕東微電子等合作伙伴共同投資330億元,建設(shè)北京12英寸集成電路生產(chǎn)線項(xiàng)目。該項(xiàng)目旨在提升京東方在集成電路領(lǐng)域的工藝技術(shù)能力,并進(jìn)一步增強(qiáng)其核心競(jìng)爭(zhēng)力。
    的頭像 發(fā)表于 11-19 17:28 ?1353次閱讀

    銳成芯微推出基于8nm工藝的PVT Sensor IP

    近日,銳成芯微基于8nm工藝工藝、電壓、溫度傳感IP(PVT Sensor IP,下同)完成硅測(cè)試,驗(yàn)證結(jié)果展現(xiàn)出了其優(yōu)異的性能,未來將為客戶在先進(jìn)工藝平臺(tái)的IP需求提供更多的、具有
    的頭像 發(fā)表于 11-08 16:17 ?831次閱讀