高性能計(jì)算(HPC)市場(chǎng)進(jìn)入超預(yù)期的高速發(fā)展階段，先進(jìn)封裝Advanced Packaging成為高性能運(yùn)算芯片成功與否的關(guān)鍵技術(shù)。在第十四屆中國(guó)集成電路封測(cè)產(chǎn)業(yè)鏈創(chuàng)新發(fā)展高峰論壇(CIPA 2022)“高峰論壇”上，矽品研發(fā)中心副總經(jīng)理王愉博博士與產(chǎn)業(yè)探討未來(lái)高性能計(jì)算的先進(jìn)封裝發(fā)展趨勢(shì)。

數(shù)據(jù)處理需求激增，AI算力對(duì)于高性能計(jì)算GPU的需求日趨增長(zhǎng)，芯片上的晶體管數(shù)量也以十倍的成長(zhǎng)率迅速增長(zhǎng)。為了滿(mǎn)足晶體管的數(shù)量，芯片的尺寸越來(lái)越大，但同時(shí)受限于radicle size而造成發(fā)展瓶頸。在摩爾定律趨緩，芯片的價(jià)格越來(lái)越高，良率因?yàn)樾酒某叽缭龃蠖找嫦陆?，小芯片Chiplet已成為先進(jìn)封裝發(fā)展的重要趨勢(shì)。

王博士說(shuō)明在最新一代Chiplet，依照不同的功能做區(qū)隔，使整體的速度效益達(dá)到明顯的提升。或是利用封裝體的形態(tài)把兩個(gè)相同的芯片相互串聯(lián)，發(fā)揮更高的效能，這種Chiplet表現(xiàn)方式可避免芯片因尺寸太大而造成晶圓廠制作的良率損失。無(wú)論Foundry或OSAT，都可以運(yùn)用多種封裝相結(jié)合的方式整合，包含2.5D/3D IC封裝，以及FO-EB及FO-MCM封裝等，王博士詳細(xì)分析封裝形態(tài)如何把Chiplet運(yùn)用在未來(lái)高性能運(yùn)算。

UCLe產(chǎn)業(yè)聯(lián)盟

由日月光、AMD、Arm、Google Cloud、Intel、Meta、微軟(Microsoft)、高通(Qualcomm)、三星(Samsung)和臺(tái)積電(TSMC)等半導(dǎo)體業(yè)者共同組成UCIe(Universal Chiplet Interconnect Express)產(chǎn)業(yè)聯(lián)盟持續(xù)推動(dòng)芯片互連(die-to-die interconnect)技術(shù)標(biāo)準(zhǔn)化和促進(jìn)開(kāi)放式Chiplet生態(tài)系統(tǒng)，目前已有超過(guò)40家公司加入聯(lián)盟，透過(guò)UCIe制定協(xié)定標(biāo)準(zhǔn)將可有效提高Chiplet生態(tài)系統(tǒng)整體效率，降低開(kāi)發(fā)時(shí)間和成本。

日月光在封裝和互連平臺(tái)技術(shù)的專(zhuān)業(yè)知識(shí)，有助于確保UCIe提出的標(biāo)準(zhǔn)切實(shí)可行，并且在封裝制造具有商業(yè)可行性和成本效益。

審核編輯：湯梓紅