從整體和邏輯線路設(shè)計(jì)上提高機(jī)電一體化產(chǎn)品的抗干擾能力是整體設(shè)計(jì)的指導(dǎo)思想，對(duì)提高系統(tǒng)的可靠性和抗干擾性能關(guān)系極大。對(duì)于一個(gè)新設(shè)計(jì)的系統(tǒng)，如果把抗干擾性能作為一個(gè)重要的問題來考慮，則系統(tǒng)投入運(yùn)行后，抗干擾能力就強(qiáng)。反之，如等到設(shè)備到現(xiàn)場發(fā)現(xiàn)問題才來修修補(bǔ)補(bǔ)，往往就會(huì)事倍功半。因此，在總體設(shè)計(jì)階段，有幾個(gè)方面必須引起特別重視。

一、邏輯設(shè)計(jì)力求簡單可靠

對(duì)于一個(gè)具體的機(jī)電一體化產(chǎn)品，在滿足生產(chǎn)工藝控制要求的前提下，邏輯設(shè)計(jì)應(yīng)盡量簡單，以便節(jié)省元件，方便操作。因?yàn)樵?a target="_blank">元器件質(zhì)量已定的前提下，整體中所用到的元器件數(shù)量愈少，系統(tǒng)在工作過程中出現(xiàn)故障的概率就愈小，亦即系統(tǒng)的穩(wěn)定性愈高。但值得注意的是，對(duì)于一個(gè)具體的線路，必須擴(kuò)大線路的穩(wěn)定儲(chǔ)備量，留有一定的負(fù)載容度。因?yàn)榫€路的工作狀態(tài)是隨電源電壓、溫度、負(fù)載等因素的大小而變的。當(dāng)這些因素由額定情況向惡化線路性能方向變化，最后導(dǎo)致線路不能正常工作時(shí)，這個(gè)范圍稱為穩(wěn)定儲(chǔ)備量。此外，工作在邊緣狀態(tài)的線路或元件，最容易接受外界干擾而導(dǎo)致故障。因此，為了提高線路的帶負(fù)載能力，應(yīng)考慮留有負(fù)載容度。比如一個(gè)TTL集成門電路的負(fù)載能力是可以帶8個(gè)左右同類型的邏輯門，但在設(shè)計(jì)時(shí)，一般最多只考慮帶5—6個(gè)門，以便留有一定裕度。

二、硬件自檢測和軟件自恢復(fù)的設(shè)計(jì)

由于干擾引起的誤動(dòng)作多是偶發(fā)性的，因此應(yīng)采取某種措施，使這種偶發(fā)的誤動(dòng)作不致直接影響系統(tǒng)的運(yùn)行。因此，在總體設(shè)計(jì)上必須設(shè)法使干擾造成的這種故障能夠盡快地恢復(fù)正常。通常的方式是，在硬件上設(shè)置某些自動(dòng)監(jiān)測電路。這主要是為了對(duì)一些薄弱環(huán)節(jié)加強(qiáng)監(jiān)控，以便縮小故障范圍，增強(qiáng)整體的可靠性。在硬件上常用的監(jiān)控和誤動(dòng)作檢出方法通常有數(shù)據(jù)傳輸?shù)钠媾紮z驗(yàn)(如輸入電路有關(guān)代碼的輸入奇偶校驗(yàn))，存儲(chǔ)器的奇偶校驗(yàn)以及運(yùn)算電路、譯碼電路和時(shí)序電路的有關(guān)校驗(yàn)等。

從軟件的運(yùn)行來看，瞬時(shí)電磁干擾會(huì)影響：堆棧指針SP、數(shù)據(jù)區(qū)或程序計(jì)數(shù)器的內(nèi)容，使CPU偏離預(yù)定的程序指針，進(jìn)入未使用的RAM區(qū)和ROM區(qū)，引起一些如死機(jī)、死循環(huán)和程序“飛掉”等現(xiàn)象，因此，要合理設(shè)置軟件“陷阱”和“看門狗”并在檢測環(huán)節(jié)進(jìn)行數(shù)字濾波(如粗大誤差處理)等。

審核編輯黃昊宇