chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

modelsim波形仿真的基本操作了解

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-11-29 09:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1、實驗?zāi)康?/p>

在剛接觸modelsim時,被其繁復(fù)的操作流程所困,一度只能依靠在quartus中修改代碼編譯后再重啟modelsim,自動導(dǎo)入才能得到波形。這樣的操作最大的問題就是修改代碼的成本巨大。每次更新波形的時間在5分鐘左右。為此,通過不斷地學(xué)習(xí),終于將波形仿真的各個事項了解清楚。這里做一下記錄,方便以后回顧。

2、實驗操作

①純modelsim的verilog仿真

一般來說,前仿真是不需要器件的。如果使用了IP核就另論。這里先通過純modelsim仿真了解modelsim的工作目錄的結(jié)構(gòu),為后面的聯(lián)合仿真的刷新提供基礎(chǔ)。

這里直接使用圖片集描述:

e97f9bf8-6f7b-11ed-8abf-dac502259ad0.png

這個操作感覺意義不大,在新建工程中也也可以創(chuàng)建library。

e996f01e-6f7b-11ed-8abf-dac502259ad0.png

這個可以添加project和library,構(gòu)建設(shè)計平臺。

然后進入project窗口,這個窗口就是用于編輯工程的,具體操作在前面的一篇關(guān)于modelsim的操作中有,這里不具體說明。

e9afd53e-6f7b-11ed-8abf-dac502259ad0.png

添加本地文件和編譯都在右擊中。接下來轉(zhuǎn)到library界面,就在上圖的左下角的library中。

e9c42a34-6f7b-11ed-8abf-dac502259ad0.png

進入仿真階段。這是后會自動出現(xiàn)sim界面。(還是在左下角可以看到)

這里是沒有波形的,需要手動添加觀測信號

e9d0d7ac-6f7b-11ed-8abf-dac502259ad0.png

這里的wave是暗的,為什么?可以看到sim的亮線指在sim_capacity上,而非mux2_tb上,導(dǎo)致沒有可以選擇的觀察信號。同理,如果指向其他的地方,被選擇的觀察信號可能是別的模塊,比如被測模塊。如果兩個模塊有同名變量且沒有連接,那就可能出現(xiàn)多個同名不同值的波形。(這里值得注意,但凡是右擊,都要確定光標(biāo)所在,否則容易出錯)

正確地添加信號后會出現(xiàn)wave(有些是浮動的,有些是嵌入的)

e9f4f8a8-6f7b-11ed-8abf-dac502259ad0.png

有信號名,但是沒有波形。這里出現(xiàn)的問題是沒有運行。光開顯示器不開主機,有啥子用。運行的快捷鍵在運行時間的右側(cè),三種方式。第一個是正常運行,第二種是繼續(xù)(一般有stop系統(tǒng)函數(shù)的時候使用較多,第三個一直運行。運行時間的位置比較明顯,就是一堆快捷鍵中的數(shù)字輸入框。

ea033eb8-6f7b-11ed-8abf-dac502259ad0.png

這是初始的波形,顯然看著不爽。調(diào)整波形的常用按鍵:

ea1b40ee-6f7b-11ed-8abf-dac502259ad0.png

基本上掌握這三個鍵基本的功能就可以使用了。放大縮小也重要,但是一看就知,這里就不說明了。

基于軟件的順序邏輯,如果想要修改Verilog源文件,就要關(guān)閉工程,修改文件,保存文件、保存文件、保存文件,然后再編譯。重要的事情說三遍。modelsim的編譯是不會提醒文件是否保存的。一定要自己保存,否則,你得到的一直是修改前的文件編譯結(jié)果。

②基于聯(lián)合仿真的波形修改

通過幾次實驗,發(fā)現(xiàn)使用重新啟動編譯的話,如果使用軟件操作的話還不如直接重啟后在啟動聯(lián)合仿真。比較合理的方法是使用現(xiàn)成的腳本,也就是聯(lián)合仿真時的.do文件。在控制臺再執(zhí)行一次即可。

3、實驗結(jié)果

基本了解了modelsim的波形仿真的基本操作。但是對于聯(lián)合仿真的修改還是比較費時間,畢竟要編譯庫。不想記住的也可以重啟,反正差別不大。聯(lián)合仿真中會生成可執(zhí)行工程文件,這個相當(dāng)于一個快捷方式。這里說明一下。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 仿真
    +關(guān)注

    關(guān)注

    54

    文章

    4485

    瀏覽量

    138303
  • Verilog
    +關(guān)注

    關(guān)注

    30

    文章

    1374

    瀏覽量

    114534
  • 代碼
    +關(guān)注

    關(guān)注

    30

    文章

    4968

    瀏覽量

    73999

原文標(biāo)題:modelsim波形仿真

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    函數(shù)信號發(fā)生器和任意波形信號發(fā)生器區(qū)別詳解

    函數(shù)發(fā)生器提供了一個預(yù)置列表,里面列出了它可以生成的波形或碼型。 在函數(shù)發(fā)生器中,用戶可以更改頻率、幅度和偏移等波形參數(shù),還可添加簡單的失真。 任意波形發(fā)生器更為復(fù)雜,能夠仿真真實世界
    的頭像 發(fā)表于 02-09 16:24 ?156次閱讀
    函數(shù)信號發(fā)生器和任意<b class='flag-5'>波形</b>信號發(fā)生器區(qū)別詳解

    如何使用Modelsim仿真I2C控制器

    ModelSim是Model Technology(Mentor Graphics的子公司)的HDL硬件描述語言的仿真軟件。該軟件可以用來實現(xiàn)對設(shè)計的VHDL、Verilog HDL 或是兩種語言
    的頭像 發(fā)表于 01-10 14:14 ?5410次閱讀
    如何使用<b class='flag-5'>Modelsim</b><b class='flag-5'>仿真</b>I2C控制器

    【產(chǎn)品介紹】Modelsim:HDL語言仿真軟件

    概述ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真
    的頭像 發(fā)表于 11-13 11:41 ?510次閱讀
    【產(chǎn)品介紹】<b class='flag-5'>Modelsim</b>:HDL語言<b class='flag-5'>仿真</b>軟件

    modelsim跑tb_top.v報fatal是什么原因?qū)е碌模咳绾谓鉀Q?

    /CHECK_THE_X_VALUE run之前已經(jīng)將編譯報錯的文件類型改為.sv,波形顯示測試文件"rv32ui-p-add.verilog"已經(jīng)完整讀入。不明白自帶的tb為什么會有x態(tài)fatal呢,是我的操作有問題嘛?請各位大佬指正呀!
    發(fā)表于 11-10 06:16

    電能質(zhì)量在線監(jiān)測裝置歷史波形回放的操作流程是怎樣的

    電能質(zhì)量在線監(jiān)測裝置的歷史波形回放操作需結(jié)合設(shè)備類型、存儲方式及訪問權(quán)限,通常分為本地操作和遠程訪問兩類流程。以下是基于主流設(shè)備特性的詳細步驟說明,涵蓋數(shù)據(jù)檢索、波形查看、分析及導(dǎo)出全
    的頭像 發(fā)表于 11-05 11:32 ?865次閱讀

    ModelSim仿真蜂鳥E203 / 200 教程【功能驗證】

    一起 把子文件夾里的文件全部復(fù)制出來,不要留文件夾 perips這部分也全部挪出去 新建工程 在這 選保存的工作區(qū) 添加文件夾的所有文件(work的文件夾不用選) 用modelsim
    發(fā)表于 10-27 07:35

    在VIVADO中對NICE進行波形仿真的小問題的解決

    https://www.rvmcu.com/community-topic-id-386.html 以上鏈接為如何生成.verilog,并在VIVADO中生成波形的例子。我們在實踐過程中,發(fā)現(xiàn)了兩個
    發(fā)表于 10-27 06:41

    rt-studio支持仿真的時候變量實時刷新嗎?

    rt-studio支持仿真的時候變量實時刷新么?像keil那樣。目前看到的好像不能實時刷新變量,只有下斷點了變量才會刷新出來。
    發(fā)表于 09-28 09:44

    如何在示波器上顯示波形

    在示波器上捕獲和分析未知波形的任務(wù),可能是日常操作,也可能像在黑暗中拍攝一樣困難。在許多情況下,采取有條不紊的方法設(shè)置示波器,將有助于捕獲穩(wěn)定的波形。
    的頭像 發(fā)表于 09-04 14:06 ?2422次閱讀
    如何在示波器上顯示<b class='flag-5'>波形</b>

    PCB電源完整性的雙面視角

    雖然和高速先生合作了很多電源仿真項目,但是我始終沒弄明白:為什么我提的需求是電源滿足3%的時域噪聲要求,他們卻給我仿真的是頻域的PDN阻抗呢?
    的頭像 發(fā)表于 09-04 13:46 ?485次閱讀
    PCB電源完整性的雙面視角

    vivado仿真時GSR信號的影響

    利用vivado進行設(shè)計xilinx FPGA時,寫完設(shè)計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1377次閱讀
    vivado<b class='flag-5'>仿真</b>時GSR信號的影響

    標(biāo)準浪涌測試波形對比解析

    電子產(chǎn)品常用的浪涌測試波形有多不同浪涌波形的主要區(qū)別在于能量、持續(xù)時間和模擬的物理現(xiàn)象(如直擊雷、感應(yīng)雷、開關(guān)操作,拋負載),用于在實驗室針對特定端口(電源/信號)和標(biāo)準測試設(shè)備(如SPD)抵抗相應(yīng)威脅的能力。常用浪涌測試
    的頭像 發(fā)表于 08-06 18:55 ?5564次閱讀
    標(biāo)準浪涌測試<b class='flag-5'>波形</b>對比解析

    8/20浪涌測試波形時域轉(zhuǎn)頻域的解釋及仿真思路(基于Python)

    地模擬雷電沖擊對電子設(shè)備的影響。今天,我將帶領(lǐng)大家一步步了解如何通過仿真分析8/20μs浪涌波形的時域特性,并將其轉(zhuǎn)換到頻域進行分析,揭示其頻率成分。2.時域分析 2.1 8/20μs浪涌波形
    的頭像 發(fā)表于 06-18 14:31 ?1284次閱讀
    8/20浪涌測試<b class='flag-5'>波形</b>時域轉(zhuǎn)頻域的解釋及<b class='flag-5'>仿真</b>思路(基于Python)

    【「# 運算放大器參數(shù)解析與LTspice應(yīng)用仿真」閱讀體驗】+Ltspice實踐:電流測量電路仿真

    大費周章寫軟件的操作,尤其是軟件界面,菜單欄,工具欄介紹這些,意義不大,實在是浪費篇幅,且有湊數(shù)之嫌。如果能結(jié)合LTspice工具,從0開始進行一款具體應(yīng)用電路仿真設(shè)計,結(jié)合實踐介紹LTSpice的特點
    發(fā)表于 05-29 16:44

    如何用Simulink仿真BLDC反電動勢波形(可下載)

    大家好,今天這篇文章跟大家分享如何使用 MATLAB 中的 Simulink 來仿真觀察直流無 刷電機的反電動勢波形在正式仿真之前,我們先大致了解下 BLDC 和 PMSM 電機的反電
    發(fā)表于 03-24 14:14 ?3次下載